高K/AlN/低In组分InGaAs的MOS电容制备方法与流程

本发明属于微电子技术领域，具体的说是有关aln为钝化层的高k/aln/低in组分ingaas的mos电容，可用于硅基互补金属氧化物半导体器件的制作。

背景技术：

在过去的四十多年中硅基互补金属氧化物半导体cmos技术遵循摩尔定律，通过缩小特征尺寸和栅氧化层厚度来提高性能，取得了巨大的成功，但是晶体管的特征尺寸减小到22nm以后,硅基cmos技术进一步缩小尺寸来提高性能面临着物理和技术的双重挑战，随着尺寸的减小，功耗问题已经成为半导体工业界要面对的主要技术问题。

为了从cmos器件上解决功耗问题，科研界和工业界采用具有高载流子迁移率以及饱和速度的沟道材料取代si，例如ⅲ-ⅴ族化合物半导体，这类材料具有较大较快的沟道驱动电流，从而可以降低器件的动态功耗。在众多高场迁移率mosfet中，ingaas成为半导体器件研究领域热点的原因是:其电子迁移率是si的6–18倍，并且同时兼备gaas低漏电特性和inas出色的载流子传输特性，合适的in组分和ga组分可以让ingaas材料拥有低的漏电特性和高的载流子传输特性，因此将其作为场效应管的导电沟道层具有非常大的潜力。

而现在高k/ingaas间较高的界面缺陷密度，成为影响其电学性能的重要因素，其缺陷态密度造成费米能级钉扎，回滞电压增大，积累区电容频散，阻碍着ingaas器件的发展，所以寻找改善高k/ingaas界面态的方法成为重要课题。对于高in组分的ingaas，c.weiland等人用aln做钝化层发现对其界面陷阱密度有改善作用，而对于低in组分的ingaas，还没有人研究aln对其的钝化作用。

技术实现要素：
：

本发明在于针对低in组分的ingaas沟道mos器件，提供一种高k/aln/低in组分ingaas的mos电容制备方法，通过插入aln钝化层，有效减小界面态密度，提高器件电学特性。

为实现上述目的，本发明的实现步骤包括：

(1)对低in组分p-ingaas外延材料依次进行清洗和在干燥n2气氛中烘干的预处理；

(2)将预处理后的样品放入ald室中，采用peald工艺在其上表面淀积厚度为1-5nm的aln；

(3)在淀积aln后的样品上表面采用ald工艺淀积高k氧化层介质；

(4)将生长完高k氧化层介质的样品放入温度为400-500℃的退火炉中，在n2气氛中进行后淀积退火1-2分钟；

(5)在退火后的样品上表面采用pvd工艺淀积厚度为50-150nm的栅电极tin；

(6)将生长完栅电极tin的样品放入电子束蒸发炉中，在其下表面采用电子束蒸发工艺淀积ti/pt/au金属做欧姆接触；

(7)将制作完欧姆接触的样品放入温度为400-500℃快速退火炉中，在5％的h2和95％n2的气氛中进行快速退火30-60s。

本发明与现有的技术相比，具有如下优点：

1.本发明采用aln材料做钝化层，改善了高k/低in组分ingaas的界面态密度，从而提高了器件性能，如提高ion/ioff比，提高阈值电压，提高沟道有效迁移率以及改善费米能级钉扎效应。

2.本发明采用ingaas材料做沟道层，相比普通si基器件具有电子迁移率高、电子饱和速度大以及功耗低的特性，适合应用于低功耗以及高频等多领域。

附图说明

图1是本发明高k/aln/低in组分ingaas的mos电容的结构图。

图2是本发明制作高k/aln/低in组分ingaas的mos电容的流程图。

具体实施方式：

以下结合附图对本发明作进一步描述。

参照图1，本发明的器件结构自下而上包括欧姆接触金属、p型gaas衬底、p型gaas缓冲层、p型ingaas沟道层、aln钝化层、高k氧化层和金属栅电极，其中：

衬底材料采用gaas或inp或gasb；

衬底上的p型gaas缓冲层，其掺杂浓度为1×10¹⁷/cm³，厚度为400-500nm，用于提供从衬底向p型ingaas沟道层的过渡，吸收衬底向外扩散的杂质并阻止衬底缺陷延伸至p型ingaas沟道层；

p型gaas缓冲层上的p型ingaas沟道层，其掺杂浓度为1×10¹⁷/cm³，厚度为15-30nm，用于提供有效载流子；

aln钝化层厚度为1-5nm的，用于减小界面缺陷态密度，改善器件电学特性，该aln钝化层上的高k氧化层，使用al2o3或tio2氧化物，其厚度为5-10nm，用于提高击穿场强，减小栅极漏电。

参照图2，本发明制作高k/aln/低in组分ingaas的mos电容的方法，给出如下三种实施例。

实施例1，制作高k氧化物为al2o3，沟道层为in0.2ga0.8as，衬底为gaas的mos电容。

步骤1，预处理in0.2ga0.8as外延材料，如2(a)。

1.1)将in0.2ga0.8as外延材料样品放在丙酮、异丙醇中去脂，再用去离子水漂洗；

1.2)将漂洗后的样品置于浓度为1％的hf溶液中浸泡20秒，以去除表面本征氧化物，再在在硫化铵溶液中浸泡1min，取出后用去离子水冲洗，并在n2气氛中烘干。

步骤2，淀积aln钝化层，如图2(b)

将预处理后的in0.2ga0.8as外延材料样品，采用peald工艺淀积1nm厚的aln，其淀积的工艺参数为：前驱体为tma和nh3等离子体，等离子体的功率为2500w，气体流速为160sccm，温度为250℃。

步骤3，淀积al2o3氧化层,如图2(c)。

在淀积aln后的样品上表面，采用ald工艺淀积10nm厚的al2o3，其淀积的工艺参数为：前驱体为tma和h2o，温度为250℃。

步骤4，后淀积退火。

将淀积al2o3后的样品，放入温度为500℃的退火炉中，在n2气氛中进行后淀积退火1分钟。

步骤5，淀积tin栅电极，如图2(d)。

在退火后的样品上表面，采用pvd工艺淀积100nm厚的tin栅电极，其电极直径为200um和300um，两电极的间距为200um。

步骤6，淀积欧姆接触金属,如图2(e)。

将生长完tin的样品放入电子束蒸发炉中，在其样品下表面采用电子束蒸发工艺淀积ti/pt/au金属层，其厚度为40nm/40nm/200nm。

步骤7，快速退火。

将淀积完欧姆接触金属的样品放入温度为400℃的快速退火炉中，在5％的h2和95％n2的气氛中进行快速退火1分钟。

实施例2，制作高k氧化物为tio2，沟道层为in0.2ga0.8as，衬底为inp的mos电容。

步骤一，预处理in0.2ga0.8as外延材料。

本步骤的具体实现与实施例1的步骤1相同

步骤二，淀积aln钝化层。

将预处理后的in0.2ga0.8as外延材料样品，采用peald工艺淀积3nm厚的aln，其淀积的工艺参数为：前驱体为tma和nh3等离子体，等离子体的功率为2800w，气体流速为180sccm，温度为300℃。

步骤三，淀积tio2氧化层。

在淀积aln后的样品上表面，采用ald工艺淀积5nm厚的tio2，其淀积的工艺参数为：前驱体为四二甲胺基钛和h2o，温度为250℃。

步骤四，后淀积退火

将淀积tio2后的样品，放入温度为400℃的退火炉中，在n2气氛中进行后淀积退火90秒。

步骤五，淀积tin栅金属。

在退火后的样品上表面，采用pvd工艺淀积150nm厚的tin栅电极，其电极直径为200um和300um，两电极的间距为200um。

步骤六，淀积欧姆接触金属。

将生长完tin的样品放入电子束蒸发炉中，在其样品下表面采用电子束蒸发工艺淀积ti/pt/au金属层，其厚度为30nm/30nm/150nm。

步骤七，快速退火。

将淀积完欧姆接触金属的样品放入温度为500℃的快速退火炉中，在5％的h2和95％n2的气氛中进行快速退火30秒。

实施例3，制作高k氧化物为al2o3，沟道层为p型in0.3ga0.7as,衬底为gasb的mos电容。

步骤a，预处理in0.3ga0.7as外延材料。

本步骤的具体实现与实施例1的步骤1相同

步骤b，淀积aln钝化层。

将预处理后的in0.3ga0.7as外延材料样品，采用peald工艺淀积5nm厚的aln，其淀积的工艺参数为：前驱体为tma和nh3等离子体，等离子体的功率为2600w，气体流速为200sccm，温度为300℃。

步骤c，淀积al2o3氧化层。

在淀积aln后的样品上表面，采用ald工艺淀积5nm厚的al2o3，其淀积的工艺参数为：前驱体为tma和h2o，温度为200℃。

步骤d，后淀积退火。

将淀积al2o3后的样品，放入温度为400℃的退火炉中，在n2气氛中进行后淀积退火2分钟。

步骤e，淀积tin栅金属。

在退火后的样品上表面，采用pvd工艺淀积90nm厚的tin栅电极，其电极直径为200um和300um，两电极的间距为200um。

步骤f，淀积欧姆接触金属。

将生长完tin的样品放入电子束蒸发炉中，在其样品下表面采用电子束蒸发工艺淀积ti/pt/au金属层，其厚度为30nm/50nm/200nm。

步骤g，快速退火。

将淀积完欧姆接触金属的样品放入温度为450℃的快速退火炉中，在5％的h2和95％n2的气氛中进行快速退火40秒。

上述描述仅是本发明的三个实施例，并不构成对本发明的任何限制，任何人均可按照本发明的构思和方案作出变更，例如对材料的替换和参数的改变，但这些均在本发明的保护范围之内。