高单元密度的集成电路的制作方法

本发明实施例涉及一种集成电路，尤其涉及一种高单元密度的集成电路。

背景技术：

集成电路(integrated circuit，IC)包括多个单元(cell)。每一单元(例如，标准单元(standard cell))包括一个或多个逻辑门(logic gates)，例如非门(NOT gate)或反相器(inverter)。通过增大集成电路的单元的数目可扩展电路功能性(circuit functionality)。

技术实现要素：

本发明实施例的一种集成电路包括：单元位于衬底与供电导线之间。所述单元包括源极区、接触导线、电源导线以及电源通孔。所述接触导线从所述源极区延伸。所述电源导线耦合至所述接触导线。所述电源通孔连接所述供电导线与所述电源导线。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是根据本发明实施例的说明单元库(cell library)的第一示例性实施例的示意性俯视图。

图2是根据本发明实施例的沿图1所示的线2-2截取的示意性剖视图。

图3及图4是根据本发明实施例的说明单元库的第二示例性实施例的示意性俯视图。

图5是根据本发明实施例的说明制造集成电路的方法的第一示例性实施例的流程图。

图6是根据本发明实施例的说明示例性集成电路布局的示意性俯视图。

图7是根据本发明实施例的说明方法的示例性操作的流程图。

图8及图9是根据本发明实施例的说明单元库的第三示例性实施例的示意性俯视图。

图10及图11是根据本发明实施例的说明单元库的第四示例性实施例的表。

图12是根据本发明实施例的说明制造集成电路的方法的第二示例性实施例的流程图。

图13是根据本发明实施例的说明方法的示例性操作的流程图。

图14至图16是根据本发明实施例的说明各单元之间的示例性对齐的示意性俯视图。

图17是根据本发明实施例的说明示例性集成电路布局的示意性俯视图。

具体实施方式

以下揭露内容提供用于实施所提供的目标的不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包括第一特征与第二特征形成为直接接触的实施例，且也可包括第一特征与第二特征之间可形成有额外特征，使得第一特征与第二特征可不直接接触的实施例。此外，本揭露在各种实例中可重复使用组件符号及/或字母。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或配置本身之间的关系。

另外，为了易于描述附图中所示出的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。

单元被配置成执行单元功能。举例来说，单元可被当作成反相器，所述反相器可被配置成将信号从低反转为高，或反之亦然。在一些实施例中，单元包括与门(AND gate)、与非门(NAND gate)、或门(OR gate)、或非门(NOR gate)、异或门(XOR gate)、异或非门(XNOR gate)、另一逻辑门、或其组合。在此些实施例中，单元被称作标准单元。单元库中存储有多个单元。图1是根据本发明实施例的说明单元库100的第一示例性实施例的示意性俯视图。单元库100的单元110位于衬底之上，被单元边界130a包围，具有单元高度(Hcell)及单元宽度(Wcell)，且包括栅电极140a、140b、源极区150、漏极区160、接触导线170a、接触通孔(CV)、及电源通孔(PV)。从图1可看出，栅电极140a、140b沿单元高度(Hcell)延伸且沿单元宽度(Wcell)排列。从单元边界130a的左边缘开始数时，单元110被划分成奇数轨道(T1、T3)及偶数轨道(T2)。

半导体装置(例如，应用专用集成电路(application specific integrated circuit，ASIC))的布局是在例如自动放置及路由(auto placement and routing，APR)工具等软件工具的帮助下进行设计。在集成电路布局的设计中，APR工具先撷取单元，所述单元中的一者(例如，单元110)是来自单元库。接着，在后续放置操作中，APR工具将单元放置于布局中的各种位置处。在放置操作之后，APR工具对布局进行仿真以检查所述布局是否符合最小距离设计规则(minimum distance design rule)。举例来说，最小距离设计规则要求电源通孔(例如，电源通孔PV)与接触通孔(例如，接触通孔CV)之间的垂直距离在沿相同轨道中的高度(Hcell)下等于或大于阈值。垂直距离小于阈值可使得相同轨道中的电源通孔与接触通孔之间造成短路(short circuit)。尽管单元内通常遵循此规则，但相邻单元之间的相互作用可能是有问题的。

进一步详细参照图1，源极区150、接触导线170a、及电源通孔(PV)位于奇数轨道(T1)处。电源通孔(PV)有助于将单元110连接至供电导线(例如，图2所示供电导线210)，所述供电导线在单元110上方实质上横跨整个宽度(Wcell)且被配置成接收供电电压VDD或VSS。举例来说，图2是根据本发明实施例的沿图1所示的线2-2截取的示意性剖视图。如图1中所示，接触导线170a从源极区150延伸至电源通孔(PV)。电源通孔(PV)位于图1中所示的单元边界130a的顶边缘处且内连接图2中所示的接触导线170a与位于上方水平高度(level)的供电导线210。

漏极区160及接触通孔(CV)位于偶数轨道(T2)处。接触通孔(CV)有助于将单元110连接至位于单元110上方的信号导线且接触通孔(CV)被配置成接收信号(例如，数据或时钟信号)。举例来说，接触通孔(CV)内连接漏极区160与信号导线。

如图1中所示，在布局设计期间，位于单元110上方且贴靠单元110的单元可包括位于接触通孔(CV)所在的轨道(T2)处的电源通孔(由虚线PV1’所示)。电源通孔(PV’)与接触通孔(CV)之间可具有垂直距离，所述垂直距离小于最小距离设计规则阈值。在此种情形中，布局不符合或违反最小距离设计规则且必须进行重新设计，例如必须对单元进行重新对齐或个别地放置单元。此种布局重新设计会延迟集成电路的制造并可能得到空间效率较低的设计。

如下所述，电源导线(PCL)允许电源通孔沿电源导线(PCL)定位并且与接触通孔位于不同的轨道处且达到相同功能性。由于其将定位于不同轨道中，单元的电源通孔与接触通孔之间的垂直距离可因此被制作成小于最小距离设计规则阈值，从而缩短单元的单元高度。此外，如下所述，电源导线(PCL)有助于确保在布局设计期间单元之间的贴靠可以符合最小距离设计规则。此外，如下所述，电源导线(PCL)可最大化与单元连接的电源通孔。这可最小化集成电路的电迁移(electromigration)及电流-电阻降(current-resistance，IR drop)。电迁移是离子从导线的第一位置至第二位置的迁移，且电迁移会使得在第一位置处形成空腔(void)，且在第二位置处积聚离子。空腔的形成可能造成开路(open circuit)，离子的积聚则可能造成短路。IR降是指从施加所述电压的第二节点起，在电路的第一节点处的电压减少。

图3及图4是根据本发明实施例的说明单元库300的第二示例性实施例的示意性俯视图。此实施例与先前实施例的不同之处是单元库300的单元的电源通孔及接触通孔位在不同轨道处。举例来说，单元库300的第一组单元(例如，单元310)在其偶数轨道处具有电源通孔且在其奇数轨道处具有接触通孔。单元库300的第二组单元(例如，单元410)在其奇数轨道处具有电源通孔且在其偶数轨道处具有接触通孔。换句话说，第一组中的单元的奇数轨道及第二组中的单元的偶数轨道均无电源通孔。第一组中的单元的偶数轨道及第二组中的单元的奇数轨道均无接触通孔。

在图3所示实例中，单元库300的第一单元310位于衬底之上，被单元边界330a包围，具有单元高度(Hcell)及单元宽度(Wcell)，且包括栅电极340a-340c、源极区350a、350b、漏极区360a、接触导线370a、370b、接触通孔(CV1)、电源通孔(PV1、PV2)、及电源导线(PCL1)。从图3可看出，栅电极340a-340c沿单元310的单元高度(Hcell)延伸且沿单元310的单元宽度(Wcell)排列。从单元边界330a的左边缘开始数时，单元310被栅电极340a-340c划分成奇数轨道(T1、T3)及偶数轨道(T2、T4)。

应注意，在本文中，尽管源极区350a及接触导线370a凭借电源导线(PCL1)而位于奇数轨道(T1)处，然而电源通孔(PV1)不必位于与源极区350a相同的轨道处，而是位于偶数轨道(T2)处。源极区350b、接触导线370b以及电源通孔(PV2)位于偶数轨道(T4)处。漏极区360a及接触通孔(CV1)位于奇数轨道(T3)处。电源导线(PCL1)内连接接触导线370a、370b，其设置于单元边界330a的顶边缘处，且横跨轨道(T1-T4)。

在图4所示实例中，单元库300的第二单元410位于衬底之上，被单元边界430a包围，具有单元高度(Hcell)及单元宽度(Wcell)，且包括栅电极440a、440b、源极区450a、450b、漏极区460a、接触导线470a、470b、接触通孔(CV2)、电源通孔(PV3、PV4)以及电源导线(PCL2)。从图可4看出，栅电极440a、440b沿单元410的单元高度(Hcell)延伸且沿单元410的单元宽度(Wcell)排列。从单元边界430a的左边缘开始数时，单元410被栅电极440a、440b划分成奇数轨道(T5、T7)及偶数轨道(T6)。

源极区450a、接触导线470a以及电源通孔(PV3)位于奇数轨道(T5)处。源极区450b、接触导线470b以及电源通孔(PV4)位于奇数轨道(T7)处。漏极区460a及接触通孔(CV2)位于偶数轨道(T6)处。电源导线(PCL2)内连接接触导线470a、470b，其设置于单元边界430b的顶边缘处，且横跨轨道(T5-T7)。

如图3及图4中所示，由于电源通孔(PV1-PV4)与接触通孔(CV1、CV2)位于不同的轨道处，因此电源导线(PCL1、PCL2)与接触通孔(CV1、CV2)之间的垂直距离，以及电源通孔(PV1-PV4)与接触通孔(CV1、CV2)之间的垂直距离被制作成小于最小距离设计规则阈值以缩短单元310、410的单元高度。

图5是根据本发明实施例的说明制造集成电路的方法500的第一示例性实施例的流程图。为易于理解，进一步参照图3及图4以及后续的图(例如，图6及图7)来阐述方法500。应理解，方法500可应用于除图3、图4、及图6所示结构以外的结构。图6是根据本发明实施例的说明示例性集成电路布局600的示意性俯视图。图7是根据本发明实施例的说明方法500的示例性操作520的流程图。

在操作510中，APR工具从单元库300撷取单元。在操作520中，APR工具将单元放置于集成电路的布局(例如，集成电路布局600)中的各种位置处。在此实施例中，操作520包括子操作，例如子操作710-740。在子操作710中，例如是将线610(例如是垂直线)定义在布局600的中间处。

在子操作720中，将单元库300的第一单元(例如，单元310)放置于布局600的第一行(row)处，使得单元310的电源通孔(PV2)位于线610上。在子操作730中，将单元库300的第二单元(例如，单元410)放置于邻近第一行的第二行处，以使得单元410的电源通孔(PV3)位于线610上。在操作740中，将单元310、410的单元边界330a、430a的顶边缘彼此贴靠。如图6中所示，单元库300的单元的结构以及子操作710-740确保单元库300的一对单元之间的贴靠符合最小距离设计规则。

重新参照图5，在操作530中，APR工具路由，并内连接单元，由此使得布局能够执行电路功能。接下来，在操作540中，APR工具对布局进行仿真以验证布局是否如所期望的一样发挥作用。此后，在操作550中，从所述布局制造高单元密度的集成电路。

图8及图9是根据本发明实施例的说明单元库800的第三示例性实施例的示意性俯视图。此实施例与先前实施例的不同之处是，实质上，单元库800的所有单元均不具有电源通孔。如下文中所述，例如单元库800的单元的所述构造允许在布局设计期间在放置及路由操作之后插入电源通孔。此可使得与单元连接的电源通孔最大化，由此使电迁移及IR下降最小化。

在图8所示实例中，单元库800的第一单元810位于衬底之上，被单元边界830a包围，具有单元高度(Hcell)及单元宽度(Wcell)，且包括栅电极840a-840e、源极区850a-850d、漏极区860a、860b、接触导线870a-870d、接触通孔(CV1、CV2)、及电源导线(PCL1)。从图8可看出，栅电极840a-840e沿单元810的单元高度(Hcell)延伸且沿单元810的单元宽度(Wcell)排列。从单元边界830a的左边缘开始数时，单元810被栅电极840a-840e划分成多个轨道(T1-T6)。

源极区850a-850d及接触导线870a-870d分别位于轨道(T1、T3、T4、T6)处。漏极区860a、860b及接触通孔(CV1、CV2)分别处于轨道(T2、T5)处。电源导线(PCL1)内连接接触导线870a-870d，其设置于单元边界830a的顶边缘处，且横跨轨道(T1-T6)。

在图9所示实例中，单元库800的第二单元910位于衬底之上，被单元边界930a包围，具有单元高度(Hcell)及单元宽度(Wcell)，且包括栅电极940a-940f、源极区950a-950c、漏极区960a-960c、接触导线970a-970c、接触通孔(CV3-CV5)、及电源导线(PCL2)。从图9可看出，栅电极940a-940f沿单元910的单元高度(Hcell)延伸且沿单元910的单元宽度(Wcell)排列。从单元边界930a的左边缘开始数时，单元910被栅电极940a-940f划分成多个轨道(T7-T13)。

源极区950a-950c及接触导线970a-970c分别位于轨道(T8、T12、T13)处。漏极区960a-960c及接触通孔(CV3-CV5)分别位于轨道(T7、T10、T11)处。电源导线(PCL2)内连接接触导线970a-970c，其设置于单元边界930a的顶边缘处，且横跨轨道(T7-T13)。

图10及图11是根据本发明实施例的说明单元库1000的第四示例性实施例的表。此实施例与先前实施例的不同之处是单元库1000包括多个母单元1010、1110，所述多个母单元1010、1110中的每一者具有子单元1010a、1010b、1110a-1110c。母单元1010、1110具有不同的单元功能。在图10及图11所示实例中，母单元1010为反相器。母单元1110为一对逻辑门(例如，AND门与OR门)的组合。母单元1010与其子单元1010a、1010b具有相同的单元功能，具有相同的单元高度及单元宽度，且包括相同数目的晶体管。如图10中所示，母单元1010及其子单元1010a、1010b包括不同数目的电源通孔且被指派有不同的时序信息(timing information)，例如是时间延迟(time delay)。时序信息可进一步包括时钟信号与数据信号之间的转态延迟(transition delay)及时序关系(timing relationship)。时间延迟是指单元接收输入与提供输出之间的间隔。转态延迟是指单元的信号从一个状态升高/下落至另一状态之间的间隔。时钟信号是指在低状态与高状态之间摆动以协调单元操作的信号。数据信号是代表数据的位‘0s’及‘1s’的信号。

相似地，母单元1110与其子单元1110a-1110c具有相同的单元功能，具有相同的单元高度及单元宽度，且包括相同数目的晶体管。如图11中所示，母单元1110与其子单元1110a-1110c具有不同数目的电源通孔且被指派有不同的时序信息(例如，时间延迟)。应理解，单元库1000可包括任意数目的母单元，所述母单元中的每一者包括任意数目的子单元。子单元的时序信息可与其母单元的时序信息相关。举例来说，子单元1110b的时间延迟对母单元1110的时间延迟的比为1:2。另一实例中，子单元1110c的时间延迟比母单元1110的时间延迟少35皮秒(ps.)，也就是25皮秒。

单元库100、300、800、1000中的每一者可以数据库形式储存于计算机可读取非暂时性存储媒体(computer-readable non-transitory storage medium)中。因此，本发明实施例包括其中存储有一组计算机可执行程序指令的计算机可读取非暂时性存储媒体。当计算机的处理器执行时，所述一组计算机可执行程序指令提供用于设计及制造集成电路的单元库100、300、800、1000中的至少一者。计算机可读取非暂时性存储媒体可为硬盘驱动机(hard disk drive，HDD)(例如，内部或外部HDD)、光盘(例如，CD-ROM及DVD-ROM)、存储装置(例如，通用串行总线(universal serial bus，USB)存储装置)、记忆卡(例如，安全数字(secure digital，SD)卡)、任意适合的存储媒体、或其组合。

图12是根据本发明实施例的说明制造集成电路的方法1200的第二示例性实施例的流程图。为易于理解，进一步参照图8至图11及后续的图(例如，图13至图16)来阐述方法1200。应理解，方法1200可应用于除图8至图11及图14至图16所示结构以外的结构。图13是根据本发明实施例的说明方法1200的示例性操作1220的流程图。图14至图16是根据本发明实施例的说明各单元之间的示例性对齐的示意性俯视图。

在操作1210中，APR工具从单元库800撷取单元。在操作1220中，APR工具将单元放置于集成电路的布局中的各种位置处。在此实施例中，操作1220包括子操作，例如子操作1310-1380。在子操作1310中，APR工具将第一单元及第二单元(例如，单元810、910)的单元边界的顶边缘彼此贴靠。

在子操作1320中，APR工具将单元810、910的轨道彼此对齐，例如像在图14、图15或图16中一样。如图14中所示，轨道(T1-T6)分别与轨道(T12-T7)对齐。另一方面，如图15中所示，轨道(T1-T4)分别与轨道(T10-T7)对齐，而如图16中所示，轨道(T3-T6)分别与轨道(T13-T10)对齐。

在子操作1330中，APR工具选择单元810、910的轨道，使其电源通孔可以符合最小距离设计规则的方式插入。在图14至图16所示实例中，APR工具选择具有检查标记的轨道，原因是接触通孔(CV1-CV5)不位于这些轨道处，且电源通孔可因此被插入于这些轨道处而不违反最小距离设计规则。

在子操作1340中，APR工具检查单元810、910之间的对齐是否符合电源通孔-源极区比率设计规则(power via-source region ratio design rule)及电源通孔-源极区距离设计规则(power via-source region distance design rule)。在此实施例中，电源通孔-源极区比率设计规则要求可与彼此贴靠的单元连接的电源通孔对所述单元的源极区的比率等于或大于0.5。在图14所示实例中，可与单元810、910连接的电源通孔(即，3)对源极区850a-850d、950a-950c(即，7)的比率小于0.5。如此一来，图14的对齐违反电源通孔-源极区比率设计规则。

电源通孔-源极区距离设计规则要求电源通孔需插入在与源极区中的每一者的轨道相同的轨道或邻近的轨道处。在图14所示实例中，可将电源通孔插入在与源极区850a、850c、950a、950b中的每一者相同的轨道处，且可将电源通孔插入在与源极区850a-850c、950a-950c中的每一者的轨道邻近的轨道处，然而无法将电源通孔插入在与源极区850d的轨道相同的轨道或邻近的轨道处插入电源通孔。如此一来，图14的对齐也违反电源通孔-源极区距离设计规则。

在图15所示实例中，可与单元810、910连接的电源通孔(即，4)对源极区850a-850d、950a-950c(即，7)的比率大于0.5。如此一来，图15的对齐符合电源通孔-源极区比率设计规则。然而，尽管可将电源通孔插入在与源极区850b、850d、950a-950c中的每一者相同的轨道处，且可将电源通孔插入在与源极区850c、950a、950d中的每一者的轨道邻近的轨道处，却无法将电源通孔连接至与源极区850a的轨道相同的轨道或邻近的轨道。如此一来，图15的对齐违反电源通孔-源极区距离设计规则。

在图16所示实例中，可与单元810、910连接的电源通孔(即，5)对源极区850a-850d、950a-950c(即，7)的比率大于0.5。此外，可将电源通孔插入在与源极区850a-850c、950a-950c中的每一者相同的轨道处，且可将电源通孔插入在与源极区850d的轨道邻近的轨道处。如此一来，图16的对齐符合电源通孔-源极区比率设计规则与电源通孔-源极区距离设计规则二者。

重新参照图13，当确定所述对齐符合电源通孔-源极区比率设计规则与电源通孔-源极区距离设计规则二者时，流程进行至子操作1350。否则，即，确定所述对齐违反电源通孔-源极区比率设计规则及/或电源通孔-源极区距离设计规则中的二者/任一者时，流程进行至子操作1360。

在子操作1360中，APR工具判断是否已尝试过单元810、910之间的所有可能的对齐。若是，则流程进行至子操作1370。否则，流程进行至子操作1380。

在子操作1380中，APR工具对单元810、910进行重新对齐。此后，流程返回至子操作1330。在子操作1370中，APR工具将单元810、910单独地放置于集成电路布局中。在子操作1350中，APR工具将单元810、910放置成如在子操作1320中一样对齐或如在子操作1380中一样重新对齐。

重新参照图12，在操作1230中，APR工具路由，内连接单元，由此使得布局能够执行电路功能。在操作1240中，APR工具将电源通孔插入在子操作1330中所选择的轨道处，由此将单元连接至供电导线(例如，供电导线210)。举例来说，图17是根据本发明实施例的说明与单元(例如，单元810、910)连接的电源通孔的示意性俯视图。如图所示，在子操作1330中电源通孔(PV1-PV5)被插入于所选择的单元810、910的轨道(图16中的具有检查标记的轨道)处。

在操作1250中，APR工具将时序信息指派给单元。在此实施例中，操作1250包括：对单元的电源通孔的数目进行计数；对单元库(例如，单元库1000)进行存取，以获得单元的时序信息；以及将所获得的时序信息指派给所述单元。在图17所示实例中，例如对应于子单元1010a的单元810包括三个电源通孔(PV1-PV3)。例如对应于子单元1110a的单元910包括四个电源通孔(PV2-PV5)。如此一来，APR工具获得时序信息20ps.及45ps.并将其分别指派给单元810、910。

重新参照图12，在操作1260中，APR工具对布局进行仿真，从而验证布局是否如所预期的一样发挥作用。此后，在操作1270中，从所述布局制造高单元密度的集成电路。

在一个实施例中，一种集成电路包括：单元位于衬底与供电导线之间。所述单元包括源极区、接触导线、电源导线以及电源通孔。所述接触导线从所述源极区延伸。所述电源导线耦合至所述接触导线。所述电源通孔内连接所述供电导线与所述电源导线。

在一些实施例中，所述单元还包括多个栅电极，所述栅电极将所述单元划分成多个轨道，第一轨道包括所述源极区，第二轨道包括漏极区及接触通孔，所述接触通孔将所述漏极区耦合至信号导线。所述电源导线横跨所述多个轨道，藉此所述电源通孔能够定位于与所述接触通孔所在的轨道以及相邻单元的接触通孔所在的轨道不同的轨道处，且藉此所述电源导线与所述接触通孔之间和所述电源通孔与所述接触通孔之间具有垂直距离，所述垂直距离小于最小距离设计规则的阈值而不违反所述最小距离设计规则。

在一些实施例中，所述单元被单元边界包围，所述电源导线设置于所述单元边界的顶边缘处。

在一些实施例中，所述单元还包括多个栅电极，所述多个栅电极将所述单元划分成多个轨道。所述电源导线横跨所述多个轨道。

在一些实施例中，所述单元还包括漏极区及接触通孔，所述接触通孔将所述漏极区耦合至信号导线。所述电源通孔与所述接触通孔处于不同的轨道上。

在一些实施例中，所述接触通孔与所述电源导线及所述电源通孔中的一者之间具有垂直距离，所述垂直距离小于最小距离设计规则的阈值。

在另一实施例中，一种计算机可读取非暂时性存储媒体存储有一组计算机可执行程序指令，以提供用于设计及制造集成电路的单元库。所述单元库包括母单元及子单元。所述母单元包括电源通孔，所述电源通孔被配置成接收供电电压。所述子单元被配置成执行与所述母单元相同的单元功能且包括电源通孔，所述电源通孔被配置成接收所述供电电压。所述母单元与所述子单元包括不同数目的电源通孔。

在一些实施例中，所述母单元与所述子单元具有相同的单元高度。

在一些实施例中，所述母单元与所述子单元具有相同的单元宽度。

在一些实施例中，所述母单元与所述子单元包括相同数目的晶体管。

在一些实施例中，所述母单元与所述子单元被指派为不同的时序信息。

在另一实施例中，一种方法包括从单元库撷取单元以及将所述单元放置于集成电路的布局中的位置处。撷取所述单元包括撷取第一单元及第二单元，所述第一单元及所述第二单元中的每一者包括多个栅电极、源极区、接触导线以及电源导线。所述第一单元及所述第二单元中的每一者被各自的所述栅电极划分成多个轨道。所述接触导线从所述源极区延伸。所述电源导线耦合至所述接触导线且横跨所述轨道。

在一些实施例中，放置所述单元包括：在所述布局中定义线，将所述第一单元及所述第二单元放置成使所述第一单元的电源通孔与所述第二单元的电源通孔位于所述线上，以及使所述第一单元与所述第二单元相互贴靠。

在一些实施例中，放置所述单元包括：使所述第一单元与所述第二单元相互贴靠，将所述第一单元的轨道与所述第二单元的轨道相互对齐，以及检查所述对齐是否符合设计规则。

在一些实施例中，检查所述对齐是否符合所述设计规则包括判断能够连接至所述第一单元及所述第二单元的电源通孔对所述第一单元的源极区及所述第二单元的源极区的比率是否等于或大于0.5。

在一些实施例中，检查所述对齐是否符合所述设计规则包括判断是否能够将电源通孔插入在与源极区相同的轨道处。

在一些实施例中，检查所述对齐是否符合所述设计规则包括判断是否能够将电源通孔插入在与源极区的轨道邻近的轨道处。

在一些实施例中，所述方法还包括当确定所述对齐违反所述设计规则时，重新对齐所述第一单元的轨道与所述第二单元的轨道。

在一些实施例中，所述方法还包括选择能够被插入电源通孔的轨道。

在一些实施例中，所述方法还包括将电源通孔连接至所述第一单元；存取第二单元库，以基于所述第一单元的电源通孔的数目来获得时序信息；以及将所获得的所述时序信息指派给所述第一单元，藉此基于被指派给所述布局的单元的所述时序信息对所述布局进行仿真。

以上概述了数个实施例的特征，使本领域技术人员可更佳了解本揭露的态样。本领域技术人员应理解，其可轻易地使用本揭露作为设计或修改其他工艺与结构的依据，以实行本文所介绍的实施例的相同目的及/或达到相同优点。本领域技术人员还应理解，这种等效的配置并不悖离本揭露的精神与范畴，且本领域技术人员在不悖离本揭露的精神与范畴的情况下可对本文做出各种改变、置换以及变更。