专利名称：超低功耗集成电路中的缓冲器的制作方法
技术领域：
本发明涉及緩冲器，尤其地涉及用于低功耗集成电路中的緩冲器。
技术背景在集成电路设计中，緩冲器设计一般都是直接用若干个反相器串 联来实现，如图1所示的一种传统的緩沖器的电路，其中包括两级反相器，第一级反相器包括串联的增强型PMOS管Ml和增强型NMOS管M3，第二级反相器包括串联的增强型PMOS管M2和增强型NMOS管M4，第一级反相器的输出作为为第二级反相器的输入，信号经过两级反向之后仍然保持原来的电平，但时间延迟，乂人而达到緩沖器的功 台匕B匕。这种电路结构简单，但是，当第一级反相器的输出电压从"高"到"低"或者从"低"到"高"跳变时，会使PMOS管M2和NMOS 管M4同时处于亚阈值状态，两个管子同时导通，此时产生很大的穿 通电流，这对于低功耗集成电路设计来说是要尽量避免的。发明内容本发明公开了一种应用于低功耗集成电路中的緩冲器，其可以避 免緩冲器中的反相器的两个MOS管同时导ii，产生穿通电流。该緩沖器包括
第一级反相器A1、第一级反相器A2和第二级反相器B，其中， 第一级反相器Al和A2的输入端连接到一起，第一级反相器Al的输 出电压输入到第二级反相器B中的PMOS管M5的栅极，第一级反相 器A2的输出电压输入到第二级反相器B中的NMOS管M6的栅极。所述第一级反相器Al包括PMOS管Ml和NMOS管M2,其中， 所述PMOS管Ml的栅极与NMOS管M2的栅极相连接并连接到输入 电压端Vi，所述PMOS管Ml的源极接电源电压，所述NMOS管M2 的源极接地，所述PMOS管Ml的漏极与NMOS管M2的漏极相连接。所述PMOS管Ml的宽长比大于1,所述NMOS管M2的宽长比 小于1。所述第一级反相器A2包括PMOS管M3和NMOS管M4，其中， 所述PMOS管M3的栅极与NMOS管M4的栅极相连接并连接到输入 电压端Vi，所述PMOS管M3的源极接电源电压，所述NMOS管M4 的源极接地，所述PMOS管M3的漏极与NMOS管M4的漏极相连接。所述PMOS管M3的宽长比小于1，所述NMOS管M4的宽长比 大于l。所述PMOS管M5的源极接电源电压，所述NMOS管M6的源极 接地，所述PMOS管M5的漏极与NMOS管M6的漏极相连接作为输 出电源端Vo。所述PMOS管M5和所述NMOS管M6的宽长比大于所述PMOS 管M1、 NMOS管M2、 PMOS管M3和NMOS管M4的宽长比。
根据本发明，两个第一级反相器中的PMOS管和NMOS管的宽长 比不同，导致其导通时间不同，从而其产生的电压到达第二级反相器 的时间点不同，防止第二级反相器中的PMOS管和NMOS管同时导通 产生导通电流。由于第二级反相器中的PMOS管M5和NMOS管M6是驱动级反 相器，其宽长比一般比较大。所以能阻止其同时导通对于超低功耗电 路设计是非常重要的。当然，在本发明中，第一级反相器A1和A2仍 然可能产生导通电流，但由于该两个反相器中的PMOS管和NMOS管 的宽长比比较小，产生的导通电流相对也比较小，对超低功耗电路没 有太大的影响。冲艮据本发明，可以防止PMOS管M5和NMOS管M6同时导通， 避免产生大的导通电流，可以应用于超低功耗集成电路中。
图1为传统的緩沖器电路图。 图2为本发明的緩沖器电路图。
具体实施方式
下面结合附图2进一步描述本发明，在图2中，包括两个第一级 反相器Al和A2，其中，第一级反相器Al包括串联的PMOS管Ml 和NMOS管M2， PMOS管Ml的栅极与NMOS管M2的栅极相连接 并连接到电压输入端Vi， PMOS管Ml的栅极与NMOS管M2的栅极 相连接交汇于C点并作为第一级反相器Al的输出端，PMOS管Ml 的源极接电源电压，NMOS管M2的源极接地。第一级反相器A2包括
串联的PMOS管M3和NMOS管M4, PMOS管M3的栅极与NMOS 管M4的栅极相连接并连接到电压输入端Vi, PMOS管M3的栅极与 NMOS管M4的栅极交汇于D点并作为第二级反相器A2的输出端， PMOS管M3的源极接电源电压，NMOS管M4的源极接地。第二级 反相器B包括串联的PMOS管M5和NMOS管M6， PMOS管M5的 栅极与第一级反相器Al的输出端相连接，PMOS管M6的栅极与第一 级反相器A2的输出端相连接，PMOS管M5的栅极与NMOS管M6 的栅极相连接并作为緩冲器的输出端Vo， PMOS管M5的源极接电源 电压，NMOS管M6的源极接地。在本发明中，PMOS管Ml和NMOS管M4的宽长比大于1 ， NMOS 管M2和PMOS管M3的宽长比小于1，同时它们的宽长比又远远小于 PMOS管M5和NMOS管M6的宽长比。优选地，PMOS管Ml的宽长比为4微米:0.35微米，NMOS管 M4的宽长比为2微米:0.35微米，NMOS管M2的宽长比为1微米:2 微米，PMOS管M3的宽长比为1微米:2微米，PMOS管M5的宽长比 为16微米:0.35微米，NMOS管M6的宽长比8微米:0.35微米。在只有一个PMOS管和一个NMOS管的反相器电路中， 一个MOS 管的宽长比已定的情况下，另一个MOS管的宽长比不同，这个反相器 的输出电平转换的时间点也就不同。当输入电压Vi由高电平转变到低电平时，由于NMOS管M2的宽 长比小于NMOS管M4的宽长比，同时PMOS管Ml的宽长比大于 PMOS管M3的宽长比，NMOS管M2的导通电阻大于NMOS管M4 的导通电阻，PMOS管Ml的导通电阻小于PMOS管M3的导通电阻， 第一级反相器A1由低电平转变到高电平比第一级反相器A2快，因而 C点电压先变为高点平，此时D点电压还是4氐电平，PMOS管M5和 NMOS管M6同时关断，Vo是高阻态保持输出高电平。稍后D点转变 为高电平，NMOS管M6开启，Vo开始转变为低电平。同理，当输入电压Vi由低电平转换到高电平时，第一级反相器 Al由高电平转换到低电平比第一级反相器A2慢，因而D点电压先变 为低点平，NMOS管M6关闭，此时C点还是高电平，PMOS管M5 同时也是关闭的，Vo是高阻态保持输出低电平。稍后C点转变为低电 平，PMOS管M5开启，Vo开始转变为高电平。应当理解，对本领域技术人员显而易见的修改和替换应认为在本 发明的保护范围内。例如，加大本发明中的MOS管的宽长比的差距， 使得两个反相器的转换速度差别更大。
权利要求
1. 一种用于超低功耗集成电路中的缓冲器，其特征在于，其包括第一级反相器(A1)、第一级反相器(A2)和第二级反相器(B)，其中，第一级反相器(A1)和(A2)的输入端连接到一起，第一级反相器(A1)的输出电压输入到第二级反相器(B)中的PMOS管M5的栅极，第一级反相器(A2)的输出电压输入到第二级反相器(B)中的NMOS管M6的栅极。
2、 如权利要求1所述的緩沖器，其特征在于，所述第一级反相器 (Al )包括PMOS管Ml和NMOS管M2,其中，所述PMOS管Ml的栅极与NMOS管M2的栅极相连接并连接到输入电压端(Vi),所述 PMOS管Ml的源极接电源电压，所述NMOS管M2的源极接地，所 述PMOS管Ml的漏极与NMOS管M2的漏极相连接。
3、 如权利要求2所述的緩冲器，其特征在于，所述PMOS管Ml 的宽长比大于l,所述NMOS管M2的宽长比小于1。
4、 如权利要求3所述的緩冲器，其特征在于，所述PMOS管Ml 的宽长比为4微米:0.35微米，所述NMOS管M2的宽长比为1微米:2 微米。
5、 如权利要求1所述的緩冲器，其特征在于，所述第一级反相器 (A2)包括PMOS管M3和NMOS管M4，其中，所述PMOS管M3的栅极与NMOS管M4的栅极相连接并连接到输入电压端(Vi),所述 PMOS管M3的源极接电源电压，所述NMOS管M4的源极接地，所 述PMOS管M3的漏极与NMOS管M4的漏极相连接。
6、 如权利要求5所述的緩冲器，其特征在于，所述PMOS管M3 的宽长比小于l,所述NMOS管M4的宽长比大于1。
7、 如权利要求6所述的緩冲器，其特征在于，所述PMOS管M3 的宽长比为1微米:2微米，所述NMOS管M4的宽长比为2微米:0.35微米。
8、 如权利要求1所述的緩冲器，其特征在于，所述PMOS管M5 的源极接电源电压，所述NMOS管M6的源极接地，所述PMOS管 M5的漏极与NMOS管M6的漏极相连接作为输出电源端(Vo )。
9、 如权利要求8所述的緩沖器，其特征在于，所述PMOS管M5 和所述NMOS管M6的宽长比大于所述PMOS管Ml、 NMOS管M2、 PMOS管M3和NMOS管M4的宽长比。
10、 如权利要求9所述的緩冲器，其特征在于，所述PMOS管M5 的宽长比为16微米:0.35微米，所述NMOS管M6的宽长比为8微 米:0.35微米。
全文摘要
本发明公开了一种超低功耗集成电路中的缓冲器。本发明利用两个第一级反相器产生的电压驱动第二级反相器达到缓冲器目的，同时，两个第一级反相器中的PMOS管和NMOS管的宽长比不同，导致其导通时间不同，从而其产生的电压到达第二级反相器的时间点不同，防止第二级反相器中的PMOS管和NMOS管同时导通而产生导通电流。本发明可以应用于超低功耗集成电路中。
文档编号H03K19/0185GK101212221SQ200610148350
公开日2008年7月2日 申请日期2006年12月29日 优先权日2006年12月29日
发明者刘新东, 李向宏, 坤 王 申请人:上海贝岭股份有限公司