一种超低功耗的时钟产生器的制作方法

专利名称：一种超低功耗的时钟产生器的制作方法
技术领域：
本发明属于通信技术领域，涉及低频时钟电路，尤其涉及一种超低功耗的时钟产生器。
背景技术：
在通信系统中，时钟是一个必须而关键的信号，在射频收发机前端，需要本地振荡时钟，将接收到的射频输入信号下变频到中频或零频，或者将数据调制信号，上混频到高频载波发射出去。在模拟基带，需要时钟对中频或零频信号进行采样，在基带处理器中，需要参考时钟，对数据进行相关处理，所以时钟产生是一个重要而关键的模块。已有技术时钟产生有以下几种一种是用于射频接收前端的本地振荡时钟，该时钟信号对频谱纯度有较高要求，同时要求输出时钟可调，用参考晶振和PLL产生，电路复杂且要求高。另一种是用于高速IO和数字信号处理中，要求输出多相位时钟，利用DLL产生。 还有一种是应用于低功耗系统中的低频时钟信号，低频时钟对相位噪声要求较低，不需多相位输出，但对功耗和面积严格要求，要求低功耗低频时钟有稳定的时钟输出，且功耗小于几个uA.。在目前的实现方案中，由Lerstaveesin L和Gupta M等提出的高频率合成后再分频产生技术，发表在IEEE固态电路杂志第43卷9期，名称为” A 48_860MHz CMOS Low-IF Direct-Conversion DTV Tuner, ”利用射频前端PLL的分频产生，电路构成需配置主PLL， 这种分频时钟抖动虽小，但存在功耗大的缺陷。另一种已有技术，由^ung IA和Greason J K等发表在IEEE固态电路杂志第27卷11期，名称为”APLL ClockGenerator with 5to IlOMHz of Lock Range for Microprocessors，”利用环形宽带环形振荡器加PLL产生，这种方案仍然存在功耗较大，且需面积较大，存在不能满足低功耗的要求的缺陷。还有一种已有技术，Cypress Semiconductor Corporation推出的产品ICD2053B，利用片外的参考晶振分频产生，这种方案所需面积小，但是功耗也在ImA以上，达不到低功耗的要求，同样存在不能满足低功耗要求的缺陷。

发明内容
本发明的目的是为了克服已有技术时钟产生器功耗大，不能满足低功耗要求的缺陷，提供一种超低功耗的时钟产生器，能够在工艺偏差，电源电压波动、温度变化时，输出一个稳定的时钟，同时电路的功耗小于2uA，电路全集成于芯片内。本发明目的是通过以下的技术方案来实现。—种超低功耗的时钟产生器，其电路构成包括宽带环形振荡器、自校正单元、频率检测单元和分频器；宽带环形振荡器输出端连接自校正单元输入端和分频器输入端，输出频率信号？_0%，这是宽范围、线性变化的时钟频率信号，自校正单元输出端连接宽带环形振荡器的输入端，用于对宽带环形振荡器输出F_osc的频偏超限值时调节其振荡频率；频率检测单元输入端接入宽带环形振荡器的输出时钟，用以检测输出时钟信号并与预设值比较输出比较结果，其输出端连接自校正单元的控制信号端，用于输出使能信号启动自校正单元对宽带环形振荡器实现自校正，校正由工艺、温度、电压改变引起的宽带环形振荡器频偏超限的输出时钟的变化，振荡器的输出F_osc经分频器分频，输出所需的时钟频率信号。所述的超低功耗的时钟产生器，其在于所述宽带环形振荡器由反相器单元，译码及偏置电路构成；反相器单元的偏置输入端连接译码及偏置电路的偏置输出端VN和VP， 用于获得偏置电流；译码及偏置电路的译码信号输入端连接自校正单元的N位控制字输出端，用于提供线性可调的偏置电流，偏置输出端为VN和VP;宽带环形振荡器输出的振荡频率连接分频器，输出所需的线性可调的时钟频率信号。所述的超低功耗的时钟产生器，其在于所述所述自校正单元包括上升沿检测器、 上升沿计数器、参考分频器、状态机、参考计数器、比较器和参数配置1单元构成；上升沿检测器输入端接入F_0SC，上升沿检测器的一个输出端连接上升沿计数器，其另一个输出端连接状态机，上升沿计数器连接状态机，状态机接入来自片外的RST复位信号和来自频率检测单元的Mart信号，状态机连接参数配置1单元，用于输出参数配置字，参数配置1单元的一个参数配置端连接参考分频器，用于配置分频预设值，其另一个参数配置端连接比较器，用于配置参考计数预设值；状态机还连接比较器，用于接收比较结果；输入为参考频率 F_ref的参考分频器，其分频输出端连接参考计数器输入端，比较器一个输入端连接参考计数器输出端，用于参考计数值与参考计数预设值作比较，比较器的输出端连接状态机；状态机输出Cal_ok使能信号，用于自校正完成指示并使能频率检测单元；自校正单元的状态机输出N位二进制波段控制码B，N为正整数，状态机还输出频率检测单元所需的参数配置值 P_d2。所述的超低功耗的时钟产生器，其在于所述频率检测单元包括频率检测使能门、 倍频器、检测计数器、参数配置2单元和比较器；频率检测使能门的输入端连接自校正完成使能信号Cal_ok和振荡器输出F_osc，频率检测使能门的输出端连接倍频器输入端，倍频器输出端连接检测计数器输入端，检测计数器输出端连接频检比较器的输入端，比较器的输出端输出Mart信号，用于使自校正单元启动自校正；接入参数配置P d2的参数配置2 单元的一个参数配置端连接到倍频器，用于为倍频器配置倍频次数预设值，倍频比可选择 1，2，4，8倍，其另一参数配置端连接到频检比较器，用于配置检测计数预设值。所述的超低功耗的时钟产生器，其在于所述反相器单元由三级单端反相器和3个电容组成；三级单端反相器串联连接，前一级输出端Y端与下一级输入端A端相连，第3级串单端反相器的输出端Y端反馈连接第1级串单端反相器的输入端A端，三级单端反相器的VN端和VP端分别并联连接，用于连接译码及偏置电路提供的偏置电压VN和VP ;3个电容的一端各自连接对应单端反相器输出端，3个电容的另一端接地，用于与反相器的等效负载电阻构成反相器延时结构。所述的超低功耗的时钟产生器，其在于所述单端反相器由2个PMOS管和第2个 NMOS管构成，其中第1个PMOS管的源极接电源电压Vcc，栅极接偏置端VP，漏极与第2个 PMOS管的源极相接；第2个PMOS管与第1个NMOS管接成标准反相器结构，它们的栅极并联接输入端A，它们的漏极并联接输出端Y ；第一个NMOS管的源极与第二个NMOS管的漏极相接，第二个NMOS管的栅极接偏置端VN，源极接地。所述的超低功耗的时钟产生器，其在于环形振荡器还包括延时部件，延时部件由每级反相器中的第一个PMOS和第二个NMOS组成的电流源和每级反相器连接的电容构成， 每一级PMOS和NMOS电流源的电流随波段控制码B线性变化，其延时时间由电流对电容的充电时间确定，延时时间随波段控制码B线性变化，用于实现可调的线性延时。自校正单元提供带环形振荡器的N位二进制波段控制码B为线性变化的，控制偏置电路的偏置电流，随 N位二进制波段控制码B线性变化而线性调整偏置，输出的偏置电流也是线性变化，对应接入偏置VP、VN的各反相器第一个PMOS或第二个NMOS电流源的电流也线性变化。所述的超低功耗的时钟产生器，其在于所述自校正单元还包括一个起振检测部件，其输入端连接上升沿检测器输出端，其输出端连接状态机，用于判断宽带环形振荡器起振，经3次延时与判断，结果为否，，确定宽带环形振荡器异常，电路复位或关闭。所述的超低功耗的时钟产生器，其在于所述译码及偏置电路由自偏置电流镜，防浪涌启动电路，译码及电流控制电路，偏置输出电路组成；所述自偏置电流镜包括由共源共栅结构的电流源和自偏置电路，用于输出电流为译码及电流控制电路提供参考基准电流；所述防浪涌启动电路包括防浪控制电路和浪涌吸收电容，浪涌吸收电容连接控制管栅极，控制管漏极连接至自偏置电流镜，用于实现控制自偏置电流镜参考电流的急剧变化；所述译码及电流控制电路由可配置的N个电流源和N个波段控制码接入控制电路组成，N个电流源和N个波段控制码接入控制电路一一对应连接，N个电流源的的偏置端都连接自偏置电流镜的偏置输出端，获得参考基准电流，N个波段控制码的接入控制电路对应连接N个中的一位波段控制码输出端，用于实现N位波段控制码转换到N位电流控制，输出可配置的线性的偏置电流；所述偏置输出电路包括PMOS管电流源电平转换电路，其共源共栅结构的电流源输入端连接译码及电流控制的电流输出端VN，经电流源输出为宽带环形振荡器中反相器单元的偏置输入端的NMOS管电流源提供偏置VN，PMOS管电流源电平转换电路先镜像NMOS电流源的电流，再电平转换为PMOS管的偏置电压，电路输出端VP为相应的反相器单元PMOS 管电流源提供偏置VP。所述自偏置电流镜由PMOS管MPl、MP2、MP5和NMOS管丽1 MN4 组成，MP2漏极输出的电流为译码及电流控制电路提供参考基准电流；所述防浪涌启动电路由MP3，MP4和电容C组成，MP3的漏极接至自偏置电流镜，用于防止参考电流的急剧变化； 所述译码及电流控制电路由可配置的N个电流源和N个波段控制码接入电路组成，译码及电流控制电路接入N位的波段控制码，用于实现N位波段控制码转换到N位电流控制，输出可配置的偏置电流；所述偏置输出电路的输入连接译码及电流控制的电流输出，宽带环形振荡器中 NMOS管电流源其偏置VN，经丽5栅极输出，相应的PMOS管电流源其偏置VP由MN6、MP18构成，经MP18栅极输出。当芯片上电或电源电压发生大的跳变时，MP4对电容C进行充电，使 MP3的栅极电位慢慢趋于稳定。超低功耗的时钟产生器芯片上电或对时钟产生器复位时，状态机根据接收机需求，通过参数配置字对配置参数预设值；自校正单元中起振检测处理部件开始工作判断宽带环形振荡器是否起振，带环形振荡器起振后，自校正单元开始工作，根据比较器结果，输出调整宽带环形振荡器频偏的波段控制码，校正结束，校正完成信号Cal_ok置为高电平， Cal_ok将使能选通输出时钟信号F_osc，送入频率检测单元。频率检测单元开始工作，检测经过可控倍频器倍频时钟信号，送频检比较器与预设值作比较判断，当宽带环形振荡器输出时钟的误差超过预设值时，判断结果为是，频检比较器输出的自校正启动信号Mart置为高电平，开启自校正单元进入校正工作，重新对宽带环形振荡器作频偏校正。若检测结果为否，则频检比较器输出Mart置为低电平，控制自校正单元进入休眠，时钟产生器实现超低功耗。自校正单元的波段控制码维持校正结果输出，Cal_ok信号维持高电平，使频率检测单元处于检测，随时检测宽带环形振荡器输出时钟的频偏。本发明实质性效果1、提供了一种超低功耗时钟产生器的技术方案，使时钟产生器的功耗由毫安级降到2微安级，满足低功耗要求。2、本发明时钟产生器通过自校正能够克服工艺偏差、电压波动、温度变化引起宽带环形振荡器输出时钟的变化，提供一个稳定的时钟信号输出。3、本发明时钟产生器采用频率检测和自校正技术，实现输出时钟信号频率校正， 线性可调。4、本发明时钟产生器采用标准CMOS片上实现，结构简单，超低功耗，面积小，易于集成，可靠性高，可广泛应用于通信系统。


图1是本发明实施例的超低功耗的时钟产生器框图；图1中11-宽带环形振荡器，12-频率检测单元，13-自校正单元，14-分频器。图加是本发明实施例的宽带环形振荡器构成的连接框图；图2b是本发明实施例的宽带环形振荡器的反相器单元构成框图；图2c是本发明一个实施例反相器单元的反相器构成电路图；图2d是本发明实施例译码及偏置电路的电原理图；图2中21-反相器单元，22-译码及偏置电路，211-第1反相器，212-第2反相器， 213-第3反相器，A-反相器输入端，Y-反相器输出端，VN-偏置电压，VP-偏置电压，221-自偏置电流镜，222-防浪涌启动电路，223-译码及电流控制电路，224-偏置输出电路。图3是本发明实施例的自校正单元的框图；图3中31-上升沿检测器，32-上升沿计数器，33-参考分频器，34-状态机，35-参考计数器，36-比较器，37-参数配置1单元。图4是本发明实施例的频率检测单元框图；图4中41-使能控制门，42-倍频器，43-检测计数器，44-参数配置2单元，45-频检比较器45。
具体实施例方式下面结合实施例和附图，对本发明的具体实现方式进行详细阐述，使本发明的技术方案、有益效果得到进一步说明。本发明实施例超低功耗的时钟产生器的构成框图，如图1所示，超低功耗的时钟产生器包括宽带环形振荡器11、频率检测单元12、自校正单元13和分频器14。采本发明实施例电路片上集成，无需PLL复杂的结构，输出时钟频率可调，且在工艺偏差、电源电压波动、温度变化的情况下保持输出时钟恒定的输出，整个电路的功耗在2微安以下。在本实施例中，宽带环形振荡器11克服工艺偏差和温度变化带来的振荡频率变化带来的影响，宽带环形振荡器11的输出频率有一个可调范围，从而实现一个宽范围的频率输出。宽带环形振荡器11有N位波段控制码，本发明实施例中设置N为5，具有32级频率可调能力，每级对应的振荡频率根据5位二进制波段控制码的增加，而线性增加。宽带环形振荡器11的输出连接自校正单元13，每次芯片上电或电路复位后，根据对输出时钟的配置要求，自校正单元13对宽带环形振荡器11进行自校正，使输出时钟满足要求，宽带环形振荡器11的输出经分频器14分频后，作为时钟输出。频率检测单元12对宽带环形振荡器11输出频率进行检测，当检测到的频率不在预设值范围内时，则开启参考时钟和自校正单元，自校正单元13 重新对宽带环形振荡器11进行自校正。用本实施例方案，克服了采用射频前端中主PLL分频产生时钟方案带来的功耗大、面积大、成本高的问题，避免了利用环形宽带环形振荡器11 加PLL方案带来的实现复杂、面积较大、功耗也较大的问题，改善了采用参考晶振分频产生时钟方案的需要片外元件一直工作，因而功耗大到毫安级的缺点。时钟产生器的，是功耗的主要来源，本发明时钟信号源采用简单结构和占用芯片面积较小的宽带环形振荡器结构来实现。宽带环形振荡器如图加所示，宽带环形振荡器采用多级级联单端的反相器21和译码及偏置电路22，用以实现超低功耗。来自校正电路输出的波段控制码B4 BO经译码及偏置电路22后，给反相器单元21提供电流源偏置VP、VN。实施例的反相器单元21如图2b所示，反相器单元21采用3级级联单端反相器 211、212和213。为了满足振荡判据的增益条件和相位条件，同时为了增大每级反相器的延时，降低振荡频率，每级反相器的输出端与地之间都接有负载电容，并实现延时的线性可调。3级单端反相器211、212和213电路相同，时钟产生器工作频率在IMHz时，功耗为纳安级。本实施例中的单端反相器如图2c所示，单端反相器211由2个PMOS管Mll和M12， 2个NMOS管M13和M14实现。第一个PMOS管Mll的源极接电源Vcc，栅极接偏置电压VP， 漏极与第二个PMOS管M12的源极相接。第二个PMOS管M12与第一 NMOS管M13接成标准的反相器结构，它们的栅极并接在输入端A，漏极并接在输出端B，第一个NMOS管M13的源极与第二个NMOS管M14的漏极相接，第二个NMOS管M14的栅极接偏置电压VN，源极接地。 第一个PMOS管Mll是PMOS电流源，第2个NMOS管M14是NMOS电流源，PMOS电流源为反相器提供充电电流，NMOS电流源为反相器提供放电电流，电流源和反相器的负载电容Cl构成每级反相器的延时单元，振荡频率的调谐主要是通过调整电流源的电流，以控制对电容Cl 的充电和放电时间，来调整每一级的延时时间而实现频率的调谐。实施例的译码及偏置电路22的电路构成如图2d所示，本实施例中N值取5。译码及偏置电路22由自偏置电流镜 221，防浪涌启动电路222，译码及电流控制电路223，偏置输出电路2 组成。自偏置电流镜221包括由PMOS管MPl和MP2成的共源共栅结构电流源，以及由匪OS管丽1 丽4禾口 MP5构成的自偏置电路，为电流源提供偏置，电流源的MP2漏极输出电流作为译码及电流控制电路的参考基准电流。防浪涌启动电路222由PMOS管MP3，MP4和电容C组成，当芯片上电或电源电压发生大的跳变时，MP4对电容C进行充电，使MP3的栅极电位慢慢趋于稳定，流过MP3的电流也慢慢变化而趋于稳定，MP3的漏极接至自偏置电流镜，防止参考电流的急剧变化。译码及电流控制电路223接入5位的电流控制码，实现输出偏置电流的可配置，由 MP6 MP12组成可配置的电流源，而MP13 MP17接入波段控制码B4 B0，实现波段控制码到电流控制的转换。偏置输出电路224的丽5管的栅、漏极并联连接译码及电流控制电路223的电流输出，经丽5栅极输出，为宽带环形振荡器中NMOS管电流源提供偏置VN。MN6 管的栅连接译码及电流控制电路223的电流输出，MP18管的栅、漏极并联连接MN6管的漏极，由MN6管和MP18管提供，经MP18栅极输出相应的PMOS管电流源的偏置VP。本发明实施例的自校正单元的电路构成框图，如图3所示，自校正单元包括上升沿检测器31、上升沿计数器32、参考分频器33、状态机34、参考计数器35、比较器36、参数配置单元37。宽带环形振荡器11输出时钟频率信号F_osc接入上升沿检测器31，检测器输出连接状态机34和上升沿计数器32，上升沿计数器32输出送回状态机34，参考时钟信号F_ref接参考分频器33。参数配置1单元37的一个输出接参考分频器33，另一个输出接比较器36，参考分频器33输出接参考计数器35，参考计数器35输出的计数值与参数配置单元的预设值送至比较器36进行比较，比较器36输出比较结果送至状态机34，状态机 34输出Cal_ok，B和P_d2，进行相应控制。自校正电路由上升沿检测器31和状态机34构成振荡器是否起振检测器，当上升沿检测器31没有检测到振荡器输出信号的上升沿，且经状态机34延时再检测其上升沿，如达到3次，则表明振荡器没有振荡，电路复位或关闭。状态机内置二分搜索算法，其输出N位的波段控制码B (n-1) B0。本实施例N设置为5，5位波段控制码B4 B0。对于采用3级级联反相器的宽带环形振荡器，最多搜索工作5次就能确定输出频率所在的子波段，大大节省了输出时钟切换到另外一个频率时所需的建立时间。通过配置参考分频器33的分频比，实现校正工作时间和电路功耗的调整。自校正电路包含校正频率精度控制字，允许校正的宽带振荡器的输出信号频率偏差士(1 5) %，状态机内置的配置表，通过查表快速配置频率精度控制字对应的比较上、下限值。本发明实施例的频率检测单元电路构成框图，如图4所示，频率检测单元包括频率检测的使能控制门41、倍频器42、检测计数器43、参数配置2单元44、频检比较器45。频率检测使能控制门41的一个输入端连接宽带环形振荡器11的输出时钟，另一个输入端连接自校正单元13输出的校正完成信号Cal_ok，Cal_ok作为频率检测单元的使能信号。频率检测使能控制门41接倍频器42，倍频器42的输出接检测计数器43。参数配置2单元44 的一个输出接倍频器42，另一个输出接频检比较器45，参数配置2单元根据需求对倍频预设值和检测计数预设值进行配置。检测计数器43的计数值与参数配置2单元的预设值送入频检比较器45行比较，频检比较器45输出信号Mart。当计数值不在预设值范围内时， 自校正Mart信号变为高电平，Mart信号送给自校正单元，重新开启自校正单元，完成当宽带环形振荡器发生频漂时的自检测，并自校正后恒定频率输出。本发明实施例的工作过程的描述如下当芯片上电或对电路复位后，首先根据接收机实际应用要求，对时钟产生器配置参数预设值，包括自校正单元13的上升沿计数预设值，参考分频器的分频比，频率检测单元12频检比较器的检测计数上、下限预设值，倍频器的倍频比值，同时一一进行配置。本发明时钟产生器实施例中，参考时钟F_ref为16. 384MHz，设置上升沿计数预设值为5，参考分频器分频比为4，频率精度控制字为011，即允许偏差士3%，对应的自校正比较器的下限预设值为177，上限预设值为189，频率检测单元中倍频器的倍频比为8，计数预设值为5，检测计数上、下限预设值为42和32。参数配置好后，自校正单元13的上升沿计数器32对宽带环形振荡器11输出时钟的上升沿进行检测，如果有检测到上升沿，当连续统计5个上升沿后，返回使能信号给状态机34，该过程用于确保宽带振荡器切换到新的子波段后，其输出振荡信号工作稳定。状态机；34开启上升沿计数器32和参考计数器35计数， 分别对宽带环形振荡器11输出时钟F_osc和参考时钟F_ref经参考分频器分频后的信号进行计数。如果没有检测到上升沿，则延时10个参考时钟周期，再次检测，如此延时检测3 次，若仍然没有检测到宽带环形振荡器11输出时钟信号上升沿，状态机34判定宽带环形振荡器11没有起振，关闭电路。当上升沿计数器32开始计数时，状态机34判断计数值是否到达预设值5，如果没有，继续计数；若计数值达到预设值5，则状态机34发出停止信号，上升沿计数器32计数和参考计数器35停止计数，并将参考计数器35的参考计数值送比较器36 与参考计数上、下限预设值进行比较，比较结果送状态机34。如果状态机34判断参考计数值小于预设值的下限，表明宽带环形振荡器11的输出时钟的频率偏高了，状态机34给宽带环形振荡器11输出波段控制码B<4:0>，参见附图3，B为代号，B<4:0>为宽带振荡器控制频率的5个控制位。二分法加一，即由预置的波段码16跳至24，宽带环形振荡器的译码及偏置电路将波段码转换成电流，放慢反相器单元的充、放电过程，而降低振荡频率，并对各计数器复位后，上升沿检测器31再对宽带环形振荡器11输出时钟的上升沿进行检测，参考计数器35对参考分频信号计数；如果参考计数器35的计数值大于预设值的上限，则表明宽带环形振荡器11的输出时钟的频率偏低了，状态机34给宽带环形振荡器11输出波段控制码 B<4:0>，二分法减一，即由预置的波段码16跳至8，宽带环形振荡器的译码及偏置电路将波段码转换成电流，加速反相器单元的充、放电过程，而提高振荡频率，对各计数器复位后，再进行检测、计数和判断，重复上述过程，直到参考计数器35的计数值在参考计数上、下限预设值范围内，状态机34将校正完成信号Cal_ok置为高电平，表征自校正过程结束，校正完成信号Cal_ok作为使能信号输出。高电平的Cal_ok作为使能信号送到频率检测单元12， 使能控制选通门41开启，宽带环形振荡器11输出时钟F_osc通过倍频器42按预设倍频值倍频F_osc，送检测计数器43对倍频时钟信号计数，检测计数器43计数达到预设值后，将检测计数值送频检比较器45与检测计数器预设值进行比较，判断检测计数器的计数值是否在预设值内，当计数值不在预设值范围内时，频检比较器45将输出信号Mart置为高电平，高电平的Mart信号送给自校正单元13，重新开启自校正单元，自校正单元13对宽带环形振荡器11的频漂实施自校正。如果判断数值在预设值范围内时，则检测计数器复位，重新开始频率检测过程，并将^art置为低电平，低电平的Mart信号送给状态机34，使自校正单元13进入休眠，时钟产生器以低功耗模式运行。频率检测单元一直对输出时钟进行检测，检测到振荡器的频漂超过预设值时，开启自校正单元13，时钟产生器针对检测到的频漂进行校正，以保证输出时钟频率不随工艺偏差、电源电压波动以及温度变化而发生漂移。
本发明的保护范围，并非局限于本发明描述的实施例。只要各种变化在所附权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的实例均在保护之列。
权利要求
1.一种超低功耗的时钟产生器，其电路构成包括宽带环形振荡器、自校正单元、频率检测单元和分频器；宽带环形振荡器输出端连接自校正单元输入端和分频器输入端，输出频率信号F_osc，自校正单元输出端连接宽带环形振荡器的输入端，用于对宽带环形振荡器调节其振荡频率；频率检测单元输入端接入宽带环形振荡器的输出时钟，其输出端连接自校正单元的控制信号端，用于输出使能信号启动自校正单元对宽带环形振荡器实现自校正， 振荡器的输出F_osc经分频器分频，输出所需的宽范围、线性变化的时钟频率信号。
2.如权利要求1所述的超低功耗的时钟产生器，其特征在于所述宽带环形振荡器由反相器单元，译码及偏置电路构成；其中所述反相器单元的偏置输入端连接译码及偏置电路的偏置输出端VN和VP，用于获得偏置电流；译码及偏置电路的译码信号输入端连接自校正单元的N位控制字输出端，用于提供线性可调的偏置电流，偏置输出端为VN和VP;宽带环形振荡器输出的振荡频率连接分频器，输出所需的线性可调的时钟信号。
3.如权利要求1所述的超低功耗的时钟产生器，其特征在于所述自校正单元包括上升沿检测器、上升沿计数器、参考分频器、状态机、参考计数器、比较器和参数配置1单元构成；上升沿检测器输入端接入F_osc，上升沿检测器的一个输出端连接上升沿计数器，其另一个输出端连接状态机，上升沿计数器连接状态机，状态机接入来自片外的RST复位信号和来自频率检测单元的Mart信号，状态机连接参数配置1单元，用于输出参数配置字，参数配置1单元的一个参数配置端连接参考分频器，用于配置分频预设值，其另一个参数配置端连接比较器，用于配置参考计数预设值；状态机还连接比较器，用于接收比较结果；输入为参考频率F_ref的参考分频器，其分频输出端连接参考计数器输入端，比较器一个输入端连接参考计数器输出端，用于参考计数值与参考计数预设值作比较，比较器的输出端连接状态机；状态机输出Cal_ok使能信号，用于自校正完成指示并使能频率检测单元；自校正单元的状态机输出N位二进制波段控制码B，N为正整数，状态机还输出频率检测单元所需的参数配置值P_d2。
4.如权利要求1所述的超低功耗的时钟产生器，其特征在于所述频率检测单元包括频率检测使能门、倍频器、检测计数器、参数配置2单元和比较器；频率检测使能门的输入端连接自校正完成使能信号Calok和振荡器输出F_osc，频率检测使能门的输出端连接倍频器输入端，倍频器输出端连接检测计数器输入端，检测计数器输出端连接频检比较器的输入端，比较器的输出端输出Mart信号，用于使自校正单元启动自校正；接入参数配置卩_ d2的参数配置2单元的一个参数配置端连接到倍频器，用于为倍频器配置倍频次数预设值，其另一参数配置端连接到频检比较器，用于配置检测计数预设值。
5.如权利要求2所述的超低功耗的时钟产生器，其特征在于所述反相器单元由三级单端反相器和3个电容组成；三级单端反相器串联连接，前一级输出端Y端与下一级输入端 A端相连，第3级串单端反相器的输出端Y端反馈连接第1级串单端反相器的输入端A端， 三级单端反相器的VN端和VP端分别并联连接，用于连接译码及偏置电路提供的偏置电压 VN和VP ；3个电容的一端各自连接对应单端反相器输出端，3个电容的另一端接地，用于与反相器的等效负载电阻构成反相器延时结构。
6.如权利要求2所述的超低功耗的时钟产生器，其特征在于所述单端反相器由2个 PMOS管和第2个NMOS管构成，其中第1个PMOS管的源极接电源电压Vcc，栅极接偏置端VP,漏极与第2个PMOS管的源极相接；第2个PMOS管与第1个NMOS管接成标准反相器结构，它们的栅极并联接输入端A，它们的漏极并联接输出端Y ；第一个NMOS管的源极与第二个NMOS管的漏极相接，第二个NMOS管的栅极接偏置端VN，源极接地。
7.如权利要求2所述的超低功耗的时钟产生器，其特征在于所述宽带环形振荡器还包括延时部件，延时部件由每级反相器中的第一个PMOS和第二个NMOS组成的电流源和每级反相器连接的电容构成，每一级PMOS和NMOS电流源的电流随波段控制码B线性变化，其延时时间由电流对电容的充电时间确定，延时时间随波段控制码B线性变化，用于实现可调的线性延时。
8.如权利要求2所述的超低功耗的时钟产生器，其特征在于所述自校正单元还包括一个起振检测部件，其输入端连接上升沿检测器输出端，其输出端连接状态机，用于判断宽带环形振荡器起振，经3次延时与判断，确定宽带环形振荡器异常，电路复位或关闭。
9.如权利要求2所述的超低功耗的时钟产生器，其特征在于所述译码及偏置电路由自偏置电流镜，防浪涌启动电路，译码及电流控制电路，偏置输出电路组成；其中所述自偏置电流镜包括由共源共栅结构的电流源和自偏置电路，用于输出电流为译码及电流控制电路提供参考基准电流；所述防浪涌启动电路包括防浪控制电路和浪涌吸收电容，浪涌吸收电容连接控制管栅极，控制管漏极连接至自偏置电流镜，用于实现控制自偏置电流镜参考电流的急剧变化；所述译码及电流控制电路由可配置的N个电流源和N个波段控制码接入控制电路组成，N个电流源和N个波段控制码接入控制电路一一对应连接，N个电流源的的偏置端都连接自偏置电流镜的偏置输出端，获得参考基准电流，N个波段控制码的接入控制电路对应连接N个中的一位波段控制码输出端，用于实现N位波段控制码转换到N位电流控制，输出可配置的线性的偏置电流；所述偏置输出电路包括共源共栅结构的电流源和PMOS管电流源电平转换电路，其共源共栅结构的电流源输入端连接译码及电流控制的电流输出端VN，经电流源输出为宽带环形振荡器中反相器单元的偏置输入端的NMOS管电流源提供偏置VN，PMOS管电流源电平转换电路先镜像NMOS电流源的电流，再电平转换为PMOS管得偏置电压，电路输出端VP为相应的反相器单元PMOS管电流源提供偏置VP。
全文摘要
本发明公开一种超低功耗的时钟产生器，包括宽带环形振荡器，自校正单元，频率检测单元和分频器。由反相器单元、译码及偏置电路构成的宽带环形振荡器提供宽范围、线性变化的时钟信号；由上升沿检测器、上升沿计数器、参考分频器、状态机、参考计数器、比较器和参数配置单元构成的自校正单元，用以校正由工艺、温度、电压改变引起的宽带环形振荡器的输出时钟变化；由频率检测使能门、倍频器、检测计数器、参数配置单元和比较器构成的频率检测单元，用以检测输出时钟，当输出时钟的频偏超过预设值时，开启自校正单元。时钟产生器可按需调节输出时钟频率，克服时钟产生器的频漂，结构简单，超低功耗，面积小，易于集成，可靠性高，广泛应用于通信系统。
文档编号H03K3/012GK102545838SQ201110336738
公开日2012年7月4日 申请日期2011年10月21日 优先权日2011年10月21日
发明者尹喜珍, 莫泰山, 马成炎, 黄璐 申请人:嘉兴联星微电子有限公司