专利名称：Mic总线上的曼码转换方法
技术领域：
本发明涉及一种MIC总线上的曼码转换方法。
背景技术：
MIC总线是一种简单、可靠的时间分割多路传输串行数据总线，是专门为解决恶劣的军事环境中电力及数据分配和管理问题而开发的一种高可靠性现场总线，其非常适合应用于需要可靠的负载和数据管理系统中，如坦克、军用车辆、航空等系统中的数据管理与控制，过程控制、数据采集/传输和测试系统等。MIC总线为命令/响应操作，总线控制器以传输一个命令到一个特定的远程模块来启动一个通信周期。MIC总线命令和响应均包括一系列32位曼彻斯特编码的串行数据。 除执行命令外的每条命令，都是一个串行单个数据字，如附图1所示，其包括1位同步脉冲、 32位数据、1位奇偶校验位；而执行命令包含1条命令字和紧接着的1-32数据字。曼彻斯特编码(Manchester Code)用电压的变化表示0和1，规定在每个码元的中间发生跳变高一低的跳变代表1，低一高的跳变代表0，如附图2所示。每个码元中间都要发生跳变，接收端可将此变化提取出来作为同步信号。这种编码也称为自同步码 (Self-Synchronizing Code)0MIC总线控制器若要对各种命令进行解析，首先要做的就是必须将从MIC总线上接收到的串行曼码转换为32位并行数据后再送入协议处理模块；当MIC总线控制器对相应命令做出响应时，最后要做的也是将响应的32位并行数据转换为串行曼码后送到MIC总线上传输。目前市面上可以找到一些专用的曼彻斯特编解码电路，但功能实现及转换机制只是串行到串行的码制的转换。MIC总线上命令和响应中包含的是32位曼彻斯特编码的串行数据，要与MIC总线的协议处理模块通信，还需要串/并的相互转换及复杂的接口电路。针对MIC总线控制器这样的专用电路来说，需要一种针对性强、接口简单的专用转换方法来实现收发的功能。
发明内容
本发明的目的是提供一种既可以实现码制转换，又可以实现串/并转换，并可以直接与协议处理模块直接接口的MIC总线上的曼码转换方法。为达到上述目的，本发明采用的技术方案是
一种MIC总线上的曼码转换方法，用于实现MIC总线与协议处理模块的通信，即将由所述的MIC总线上接收的串行曼码数据转换为并行数据后送入所述的协议处理模块，或将所述的协议处理模块输出的并行数据转换为串行曼码后送到所述的MIC总线上传输，所述的串行曼码数据包括同步头、串行数据字位、奇偶校验位；所述的并行曼码数据包括由所述的串行数据字位转换而来的并行数据字位；
该方法通过发送模块、接收模块、使能模块来实现所述的通信，所述的使能模块分别与所述的发送模块和所述的接收模块相连接，使能信号通过所述的使能模块控制所述的发送模块和所述的接收模块；
所述的接收模块接收所述的MIC总线上的串行曼码数据，并将所述的串行曼码数据转换为所述的并行曼码数据后输出至所述的协议处理模块中；所述的发送模块接收所述的协议处理模块送入的所述的并行曼码数据，并将所述的并行曼码数据转换为所述的串行曼码数据后发送至所述的MIC总线上。优选的，所述的接收模块包括构成解码控制模块的解码模块、与所述的解码模块的输出端相连接的数据解析模块；所述的接收模块的工作包括如下步骤
①所述的解码模块由所述的MIC总线上接收所述的串行数据信息并提取出其同步头， 再提取出所述的同步头后的串行数据字位中每一位的中间跳变沿时刻的脉冲组并输出；
②所述的数据解析模块将所述的脉冲组通过移位解析出每一位的电平形成串行解码数据，并将所述的串行解码数据转换为所述的并行曼码数据。优选的，所述的解码控制模块还包括与所述的数据解析模块相连接的接收控制模块，所述的接收控制模块包括计时单元、校验单元；
所述的计时单元对所述的并行曼码数据的曼码维持时间进行判断，当所述的曼码维持时间超过曼码所协议规定的时限时，所述的接收控制模块输出曼码错误信号；
所述的检验模块对所述的并行曼码数据计算出其奇偶校验位并与所述的MIC总线上传输串行曼码数据的的奇偶校验位比较，当二者不符时，所述的接收控制模块输出校验位错误信号。优选的，所述的解码控制模块还包括与所述的数据解析模块相连接的状态模块， 当所述的接收模块接收所述的串行曼码数据时，所述的状态模块输出状态指示信号。优选的，所述的接收模块包括两路所述的解码控制模块，所述的两路解码控制模块分别为第一路解码控制模块和第二路解码控制模块，所述的接收模块还包括与所述的两路解码控制模块的输出端相连接的优先权控制模块；
当仅有一路所述的解码控制模块输出正确的并行曼码数据时，所述的优先权控制模块选择输出所述的正确的并行曼码数据，当两路所述的解码控制模块均输出正确的并行曼码数据时，所述的优先权控制模块选择输出所述的第一路解码控制模块所输出的并行曼码数据。优选的，所述的接收模块输入有控制所述的并行曼码数据输出的第一控制信号。优选的，所述的发送模块的工作包括如下步骤
①所述的发送模块首先在所述的并行曼码数据的高位加上所述的同步头，并在所述的并行曼码数据的低位加上所述的奇偶校验位，得到并行转换数据；
②所述的发送模块将所述的并行转换数据进行并行到串行转换，将其转换为不归零串行码；
③将所述的不归零串行码的每一位在中间进行电平转换，将其转换为所述的串行曼码数据。优选的，所述的发送模块包括两路输出，所述的两路输出由所述的使能信号控制。优选的，所述的发送模块将所述的串行曼码数据输出完成后，其产生发送完毕指示脉冲信号。
优选的，所述的发送模块输入有控制所述的串行曼码数据输出的第二控制信号。由于上述技术方案运用，本发明与现有技术相比具有下列优点由于本发明通过使能模块控制的发送模块和接收模块来完成MIC总线与协议处理模块的通信，既可以实现码制的转换，又可以实现串/并转换，针对性强，接口简单。
附图1为MIC总线上的串行数据字格式示意图。附图2为MIC总线上曼彻斯特编码的定义示意图。附图3为本发明的MIC总线上的曼码转换方法的总体原理框图。附图4为本发明的MIC总线上的曼码转换方法的解码控制模块的原理框图。附图5为本发明的MIC总线上的曼码转换方法的接收模块的原理框图。附图6为本发明的MIC总线上的曼码转换方法的发送模块的原理框图。
具体实施例方式下面结合附图所示的实施例对本发明作进一步描述。实施例一参见附图3所示。一种MIC总线上的曼码转换方法，用于实现MIC总线与协议处理模块的通信，即将由MIC总线上接收的串行曼码数据转换为并行数据后送入协议处理模块，或将协议处理模块输出的并行数据转换为串行曼码后送到MIC总线上传输。串行曼码数据包括一位同步头、32位串行数据字位、一位奇偶校验位。并行曼码数据包括由32位串行数据字位转换而来的32位并行数据字位。该方法通过发送模块、接收模块、使能模块来实现通信。使能模块分别与发送模块和接收模块相连接，使能信号通过使能模块控制发送模块和接收模块的工作使能。接收模块接收MIC总线上的串行曼码数据，并将串行曼码数据转换为并行曼码数据后输出至协议处理模块中；发送模块接收协议处理模块送入的并行曼码数据，并将并行曼码数据转换为串行曼码数据后发送至MIC总线上。参见附图4和附图5所示，接收模块输入有控制并行曼码数据输出的第一控制信号。接收模块包括两路解码控制模块，分别为第一路解码控制模块和第二路解码控制模块， 接收模块还包括与两路解码控制模块的输出端相连接的优先权控制模块。解码控制模块包括解码模块、与解码模块的输出端相连接的数据解析模块、与数据解析模块相连接的接收控制模块、与数据解析模块相连接的状态模块。接收控制模块包括计时单元、校验单元。接收模块的每一路接收控制模块的工作包括如下步骤
①当接收使能信号有效时，接收模块工作，接收曼码输入。解码模块由MIC总线上接收串行数据信息并提取出其同步头，再提取出同步头后的串行数据字位中每一位的中间跳变沿时刻的脉冲组并输出；
②数据解析模块将脉冲组通过移位解析出每一位的电平形成串行解码数据，并将串行解码数据转换为并行曼码数据。当接收模块接收串行曼码数据时，状态模块输出状态指示信号。计时单元对并行曼码数据的曼码维持时间进行判断，当曼码维持时间超过曼码所协议规定的时限时，接收控制模块输出曼码错误信号。检验模块对并行曼码数据计算出其奇偶校验位并与MIC总线上传输串行曼码数据的的奇偶校验位比较，当二者不符时，接收控制模块输出校验位错误信号。当仅有一路解码控制模块输出正确的并行曼码数据时，优先权控制模块选择输出正确的并行曼码数据，当两路解码控制模块均输出正确的并行曼码数据时，优先权控制模块选择输出第一路解码控制模块所输出的并行曼码数据。发送模块输入有控制串行曼码数据输出的第二控制信号。其工作包括如下步骤
①发送模块首先在并行曼码数据的高位加上同步头，并在并行曼码数据的低位加上奇偶校验位，得到并行转换数据；
②发送模块将并行转换数据进行并行到串行转换，将其转换为不归零串行码；
③将不归零串行码的每一位在中间进行电平转换，将其转换为串行曼码数据。发送模块包括两路输出，两路输出由使能信号控制。发送模块将串行曼码数据输出完成后，其产生发送完毕指示脉冲信号。发送模块工作时，接收模块不使能，即接收模块不工作，不接收曼码输入。上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
权利要求
1.一种MIC总线上的曼码转换方法，用于实现MIC总线与协议处理模块的通信，即将由所述的MIC总线上接收的串行曼码数据转换为并行数据后送入所述的协议处理模块，或将所述的协议处理模块输出的并行数据转换为串行曼码后送到所述的MIC总线上传输，所述的串行曼码数据包括同步头、串行数据字位、奇偶校验位；所述的并行曼码数据包括由所述的串行数据字位转换而来的并行数据字位；其特征在于该方法通过发送模块、接收模块、使能模块来实现所述的通信，所述的使能模块分别与所述的发送模块和所述的接收模块相连接，使能信号通过所述的使能模块控制所述的发送模块和所述的接收模块；所述的接收模块接收所述的MIC总线上的串行曼码数据，并将所述的串行曼码数据转换为所述的并行曼码数据后输出至所述的协议处理模块中；所述的发送模块接收所述的协议处理模块送入的所述的并行曼码数据，并将所述的并行曼码数据转换为所述的串行曼码数据后发送至所述的MIC总线上。
2.根据权利要求1所述的MIC总线上的曼码转换方法，其特征在于所述的接收模块包括构成解码控制模块的解码模块、与所述的解码模块的输出端相连接的数据解析模块; 所述的接收模块的工作包括如下步骤①所述的解码模块由所述的MIC总线上接收所述的串行数据信息并提取出其同步头， 再提取出所述的同步头后的串行数据字位中每一位的中间跳变沿时刻的脉冲组并输出；②所述的数据解析模块将所述的脉冲组通过移位解析出每一位的电平形成串行解码数据，并将所述的串行解码数据转换为所述的并行曼码数据。
3.根据权利要求2所述的MIC总线上的曼码转换方法，其特征在于所述的解码控制模块还包括与所述的数据解析模块相连接的接收控制模块，所述的接收控制模块包括计时单元、校验单元；所述的计时单元对所述的并行曼码数据的曼码维持时间进行判断，当所述的曼码维持时间超过曼码所协议规定的时限时，所述的接收控制模块输出曼码错误信号；所述的检验模块对所述的并行曼码数据计算出其奇偶校验位并与所述的MIC总线上传输串行曼码数据的的奇偶校验位比较，当二者不符时，所述的接收控制模块输出校验位错误信号。
4.根据权利要求2所述的MIC总线上的曼码转换方法，其特征在于所述的解码控制模块还包括与所述的数据解析模块相连接的状态模块，当所述的接收模块接收所述的串行曼码数据时，所述的状态模块输出状态指示信号。
5.根据权利要求2所述的MIC总线上的曼码转换方法，其特征在于所述的接收模块包括两路所述的解码控制模块，所述的两路解码控制模块分别为第一路解码控制模块和第二路解码控制模块，所述的接收模块还包括与所述的两路解码控制模块的输出端相连接的优先权控制模块；当仅有一路所述的解码控制模块输出正确的并行曼码数据时，所述的优先权控制模块选择输出所述的正确的并行曼码数据，当两路所述的解码控制模块均输出正确的并行曼码数据时，所述的优先权控制模块选择输出所述的第一路解码控制模块所输出的并行曼码数据。
6.根据权利要求1所述的MIC总线上的曼码转换方法，其特征在于所述的接收模块输入有控制所述的并行曼码数据输出的第一控制信号。
7.根据权利要求1所述的MIC总线上的曼码转换方法，其特征在于所述的发送模块的工作包括如下步骤①所述的发送模块首先在所述的并行曼码数据的高位加上所述的同步头，并在所述的并行曼码数据的低位加上所述的奇偶校验位，得到并行转换数据；②所述的发送模块将所述的并行转换数据进行并行到串行转换，将其转换为不归零串行码；③将所述的不归零串行码的每一位在中间进行电平转换，将其转换为所述的串行曼码数据。
8.根据权利要求7所述的MIC总线上的曼码转换方法，其特征在于所述的发送模块包括两路输出，所述的两路输出由所述的使能信号控制。
9.根据权利要求1所述的MIC总线上的曼码转换方法，其特征在于所述的发送模块将所述的串行曼码数据输出完成后，其产生发送完毕指示脉冲信号。
10.根据权利要求1所述的MIC总线上的曼码转换方法，其特征在于所述的发送模块输入有控制所述的串行曼码数据输出的第二控制信号。
全文摘要
本发明涉及一种MIC总线上的曼码转换方法，用于实现MIC总线与协议处理模块的通信，串行曼码数据包括同步头、串行数据字位、奇偶校验位；并行曼码数据包括由串行数据字位转换而来的并行数据字位；该方法通过发送模块、接收模块、使能模块来实现通信，使能信号通过使能模块控制发送模块和接收模块；接收模块接收MIC总线上的串行曼码数据，并将其转换为并行曼码数据后输出至协议处理模块中；发送模块接收协议处理模块送入的并行曼码数据，并将其转换为串行曼码数据后发送至MIC总线上。本发明通过使能模块控制的发送模块和接收模块来完成MIC总线与协议处理模块的通信，既可以实现码制的转换，又可以实现串/并转换，针对性强，接口简单。
文档编号H03M5/12GK102394655SQ20111033651
公开日2012年3月28日 申请日期2011年10月31日 优先权日2011年10月31日
发明者张磊, 汪健, 王少轩, 赵忠惠, 陈亚宁 申请人:中国兵器工业集团第二一四研究所苏州研发中心