闪存存储器及其制备方法与流程

本发明涉及半导体技术领域，特别是涉及闪存存储器及其制备方法。

背景技术：

闪存存储器发热擦除机理是通过在选择栅上加高压，以隧穿(fowlernordheim，fn)方式实现，当浮栅尖端越尖，电场越大，势垒宽度越小，电子越容易隧穿，闪存存储器的擦除性能越好。

在制作浮栅的传统工艺中，对浮栅掩膜层刻蚀出氧化窗口，氧化窗口的深度略大于浮栅掩膜层的厚度。在氧化窗口处，对浮栅多晶层做氧化处理，形成二氧化硅层。由于氧化窗口处的浮栅多晶层为平面，氧化过程中，浮栅多晶层被氧化的区域与浮栅多晶层未被氧化的界面为圆弧面。在去除窗口之外的浮栅多晶层形成浮栅时，其浮栅的放电尖角的比较钝，容易受其他工艺的波动导致存储器擦除性能不稳定。

技术实现要素：

基于此，有必要针对浮栅的放电尖角较钝的问题，提供一种放电尖角锐利且擦除性能好的闪存存储器及其制备方法。

一种闪存存储器的制备方法，包括：

在半导体衬底上依次形成浮栅氧化层、浮栅多晶层和阻挡层；

依次刻蚀所述阻挡层、浮栅多晶层形成窗口，所述窗口延伸至所述浮栅多晶层内；

对暴露在所述窗口区域的所述浮栅多晶层进行预处理，使所述浮栅多晶层向沿所述浮栅氧化层的方向凹陷，且所述凹陷的深度由所述窗口区域的中心位置向两侧边缘呈递减趋势；

形成第一场氧化层，并位于所述浮栅多晶层内的所述窗口；

刻蚀形成带有放电尖角的浮栅。

上述闪存存储器的制备方法，对暴露在窗口区域的浮栅多晶层进行预处理，使暴露在外的浮栅多晶层向沿所述浮栅氧化层的方向凹陷，且使凹陷的深度由中心位置向两侧边缘呈递减趋势，使暴露在外的浮栅多晶层的厚度呈中间位置低，而两侧边缘位置高的趋势，后续浮栅多晶层被氧化形成场氧化层，刻蚀形成的放电尖角较传统方法制备而成的放电尖角更为锐利。

在其中一个实施例中，所述对暴露在所述窗口区域的所述浮栅多晶层进行预处理，包括：

以所述阻挡层作为掩膜版，对所述窗口进行各向同性干法刻蚀。

在其中一个实施例中，所述对暴露在所述窗口区域的所述浮栅多晶层进行预处理，包括：

对暴露在所述窗口区域的所述浮栅多晶层采用炉管热氧化生成第二场氧化层；

对所述第二场氧化层进行湿法刻蚀。

在其中一个实施例中，暴露在外的所述浮栅多晶层的凹陷面为圆弧面。

在其中一个实施例中，暴露在外的所述浮栅多晶层的凹陷面由多个具有渐变趋势的平面或曲面构成。

在其中一个实施例中，所述凹陷面与所述窗口两侧边缘的夹角范围为75～80度。

在其中一个实施例中，所述放电尖角的范围为40～50度。

在其中一个实施例中，刻蚀形成带有放电尖角的浮栅，包括：

去除位于所述浮栅多晶层上方的所述阻挡层；

对位于所述窗口区域外的所述浮栅多晶层、浮栅氧化层进行刻蚀形成带有放电尖角的浮栅。

在其中一个实施例中，还包括：

在所述半导体衬底，浮栅多晶层两侧以及场氧化层上形成隧穿氧化层；

在所述隧穿氧化层上形成选择栅。

此外，还提供一种闪存存储器，所述闪存存储器由上述任一实施例所述的闪存存储器的制作方法制得。

附图说明

图1为一个实例中闪存存储器的制备方法的流程图；

图2-图12为一个实例中闪存存储器制作过程中的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1为一个实例中闪存存储器的制备方法的流程图。在本发明实施例中，闪存存储器的制备方法，包括一下步骤：

步骤s110：在半导体衬底上依次形成浮栅氧化层、浮栅多晶层和阻挡层。

参考图2，提供半导体衬底210，半导体衬底210可以为硅衬底，也可以为锗、锗硅、锗化硅或砷化镓衬底，还可以是绝缘体上硅(silicon-on-insulator，soi)衬底等。在一实施例中，半导体衬底210为制备浮栅的基底，其浮栅是闪存存储器的组成单元，由于其闪存存储器采用电子作为载流子，半导体衬底210内形成有p型掺杂阱区，半导体衬底210用作后续形成闪存器件的平台。

在半导体衬底210上形成浮栅氧化层220。其中，浮栅氧化层220的材料可以为氧化硅、氮化硅、氮氧化硅或其他高k材料。在本实施例中，浮栅氧化层220为氧化硅层。浮栅氧化层220的形成方法可以为炉管热氧化，原子层沉积(atomiclayerdeposition，ald)、化学气相淀积(chemicalvapordeposition，cvd)、等离子体增强型化学气相淀积(plasmaenhancedchemicalvapordeposition，pecvd)等，在本实施例中，选用炉管热氧化生成浮栅氧化层220。

在浮栅氧化层220上淀积多晶硅，作为制备浮栅的浮栅多晶层230。

在浮栅多晶层230层上淀积氮化硅，形成氮化硅层，作为阻挡层240。

步骤s120：依次刻蚀阻挡层、浮栅多晶层形成窗口，窗口延伸至浮栅多晶层内。

参考图3，在需要制作浮栅的位置区域采用刻蚀工艺依次刻蚀阻挡层240、浮栅多晶层230，形成窗口231。其中，窗口231贯穿阻挡层240，并延伸至浮栅多晶层230内。

其中，形成窗口231刻蚀工艺可以采用干法刻蚀。干法刻蚀是用等离子体进行薄膜刻蚀的技术，干法刻蚀在刻蚀表面材料时既存在化学反应的等方性又存在物理反应的异方性。正因为干法刻蚀这一物理反应和化学反应相结合的独特方式，在异方性和等方性的相互作用下，可以精确的控制图形的尺寸和形状。

步骤s130：对暴露在窗口区域的浮栅多晶层进行预处理，使浮栅多晶层向沿浮栅氧化层的方向凹陷，且凹陷的深度由所述窗口区域的中心位置向两侧边缘呈递减趋势。

参考图4，对暴露在窗口231区域的浮栅氧化层230进行预处理，使暴露在外的浮栅多晶层230向沿浮栅氧化层220的方向凹陷，且使凹陷的深度由所述窗口区域的中心位置o向两侧边缘(a、a’)呈递减趋势。也即，使暴露在外的浮栅多晶层230的厚度呈中间位置o低，而两侧边缘位置(a、a’)高的趋势。这样在后续工艺中，就可以形成比较锐利的浮栅放电尖角。

在一个实施例中，暴露在外的浮栅多晶层230的凹陷面为圆弧面。

在一个实施例中，暴露在外的浮栅多晶层230的凹陷面有多个具有渐变趋势的平面构成，参考图5。其中，各个平面的相对于半导体衬底210所在平面的倾斜角度呈渐变趋势。

可选的，暴露在外的浮栅多晶层230的凹陷面有多个具有渐变趋势的曲面构成，各个曲面的曲率半径呈渐变趋势。

在一个实施例中，暴露在外的浮栅多晶层230的凹陷面与窗口231两侧边缘的夹角范围θ为75～80度。参考图6，在截面图中，凹陷面为一条弧线，弧线与在窗口231两侧边缘交点处的切线与窗口231边缘的夹角θ范围为75～80度，也即，弧线与在窗口231两侧边缘交点处的切线与水平线(与衬底平行)的夹角范围φ为10～15度。具体地，弧线与在窗口231两侧边缘交点处的切线与水平线(与衬底平行)的夹角范围为12度。

步骤s140：形成第一场氧化层，并位于浮栅多晶层230内的窗口231。

参考图7，对暴露在窗口231处的浮栅多晶层230进行氧化处理，使其氧化物充满位于浮栅多晶层230内的窗口231。由于浮栅多晶层230由多晶硅淀积而成，其多晶硅的氧化产物在窗口231内形成了第一场氧化层250。

由于传统的浮栅多晶层230暴露在窗口231区域的为平面，而在本发明实施例中，暴露在在窗口231区域的浮栅多晶层230为凹陷面，在氧化条件相同的条件下，消耗的多晶硅相同均为a程度，如图8a(传统制备工艺)和8b(本发明实施例制备工艺)。传统的浮栅多晶层230被氧化形成场氧化层的范围如a所示，即后续刻蚀所形成的放电尖角的角度大小为a。而本发明实施例中，暴露在在窗口231区域的浮栅多晶层230为凹陷面，被氧化形成场氧化层的范围也如a所示，即后续刻蚀所形成的放电尖角的角度大小为b。显然，本发明实施例中所形成的放电尖角的角度b要小于传统工艺所制备而成的放电尖角的角度a，本发明实施例中所形成的放电尖角的角度b更为锐利，当闪存存储器进行擦除操作时，会形成更大的电场，电子更有利于进行隧穿，从而获得一个更好的擦除性能。

步骤s150：刻蚀形成带有放电尖角的浮栅。

在一个实施例中，刻蚀形成带有放电尖角的浮栅，包括去除位于浮栅多晶层230上方的阻挡层240；对位于窗口231区域外的浮栅多晶层230、浮栅氧化层220进行刻蚀形成带有放电尖角的浮栅的步骤。

参考图9，采用热磷酸进行湿法化学剥离去除阻挡层240。参考图10，然后以氧化浮栅多晶层230形成的场氧化层为掩膜，干法刻蚀去除场氧化层区域外淀积而成的浮栅多晶层230和浮栅氧化层220，从而形成带有放电尖角的浮栅。

在一实施例中，场氧化层为左右对称的结构，其左侧放电尖角θ1与右θ2侧放电尖角的角度也相同。

在一实施例中，左侧放电尖角θ1与右θ2侧放电尖角的角度范围在40度～50度。具体地，左侧放电尖角θ1与右θ2侧放电尖角的角度均为45度。

通过上述方法，对位于浮栅多晶层230的窗口231预处理，使暴露在外的浮栅多晶层230向沿浮栅氧化层220的方向凹陷，且使凹陷的深度由中心位置向两侧边缘呈递减趋势，可以使放电尖角(θ1、θ2)的角度范围为40度～50度，以增加擦写速度及效率及增强稳定性。

在一个实施例中，对暴露在窗口231区域的浮栅多晶层230进行预处理，具体包括以阻挡层240作为掩膜版，对窗口231进行各向同性干法刻蚀的步骤。

以阻挡层240作为掩膜版，采用等离子体干法刻蚀对暴露在窗口231区域的浮栅多晶层230进行刻蚀。干法刻蚀在刻蚀表面材料时既存在化学反应的等方性又存在物理反应的异方性。正因为干法刻蚀这一物理反应和化学反应相结合的独特方式，在异方性和等方性的相互作用下，可以精确的所要刻蚀去除的图形的尺寸和形状。

在一个实施例中，对暴露在窗口231区域的浮栅多晶层230进行预处理还可以包括：对暴露在窗口231的浮栅多晶层230采用炉管热氧化生成第二场氧化层；对第二场氧化层进行湿法刻蚀的步骤。

对暴露在窗口231区域的浮栅多晶层230采用炉管热氧化的方式氧化浮栅多晶层230，使其生成第二场氧化层，再采用氢氟酸进行湿法刻蚀的方式刻蚀区域位于窗口231区域的第二场氧化层，进而形成所需要的图形形状和尺寸。

在一实施例中，制备方法还包括对浮栅进行n型掺杂的步骤。

本实施例中，浮栅多晶层230为多晶硅层，浮栅的形成方法可以为化学气相淀积(cvd)。在形成多晶硅浮栅之后，可以对其进行掺杂。由于隧穿载流子为电子，因此对浮栅进行n型掺杂，掺杂离子可以为磷、锑和砷等五价元素。

在一个实施例中，制备方法还包括：在半导体衬底210，浮栅多晶层230两侧以及场氧化层上形成隧穿氧化层；在隧穿氧化层上形成选择栅的步骤。

参考图11，在半导体衬底210，浮栅多晶层230两侧以及场氧化层上形成隧穿氧化层260。隧穿氧化层260还可以为氮化硅、氮氧化硅或其他高k材料。隧穿氧化层的形成方法可以为炉管热氧化，原子层沉积、化学气相淀积、等离子体增强型化学气相淀积等，在本实施例中，选用炉管热氧化生成隧穿氧化层260。

参考图12，在浮栅及浮栅位置区域外的隧穿氧化层260上淀积多晶硅形成选择栅多晶硅光刻刻蚀去除部分选择栅多晶硅，形成控制栅270。

此外，还提供一种闪存存储器，闪存存储器由如上述任一实施例的闪存存储器的制作方法制得。浮栅的放电尖角锐利，当闪存存储器进行擦除操作时，会形成更大的电场，电子更有利于进行隧穿，从而获得一个更好的擦除性能。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。