本申请案享有以日本专利申请案2017-54722号(申请日：2017年3月21日)为基础申请案的优先权。本申请案通过参照该基础申请案而包括基础申请案的全部内容。
本发明的实施方式涉及一种半导体装置。
背景技术：
近年来，开发出一种将物连接于网络的iot(internetofthings，物联网)等的技术。此种iot技术中，考虑利用无线通信将物连接于因特网。经由因特网而获得的物的信息因该物的分析等原因而需要保存在服务器等中。为了保存此种信息，期望出现一种具有无线通信功能的存储器。
然而，用于无线通信的电感元件的通信性能较大程度地依赖于面积，因而如果将无线通信功能组合到存储器中，那么会有存储器的微细化变得困难的问题。
技术实现要素：
本发明的实施方式提供一种微细化优异且具有无线通信功能的半导体装置。
本实施方式的半导体装置具备第1半导体芯片及第2半导体芯片。第1半导体芯片具有设置于第1半导体衬底的第1面上的第1半导体元件。第1电感部分设置于第1半导体衬底的第1面或位于该第1面的相反侧的第2面上。第1金属电极设置于第1面与第2面之间且贯通第1半导体衬底而连接于第1电感部分。第2半导体芯片具有设置于第2半导体衬底的第3面上的第2半导体元件。第2电感部分设置于第2半导体衬底的第3面或位于该第3面的相反侧的第4面上。第2金属电极设置于第3面与第4面之间且贯通第2半导体衬底而连接于第2电感部分。第1及第2半导体芯片积层。第1及第2电感部分作为一个电感元件经由第1或第2金属电极而电连接。
附图说明
图1是表示第1实施方式的半导体装置1的构成的一例的剖视图。
图2是表示第1实施方式的半导体芯片30的概略构成的一例的俯视图。
图3是表示与图2所示的半导体元件320的形成层不同的绝缘膜层上的半导体芯片30的构成的一例的俯视图。
图4是示意性地表示第1实施方式的经积层的多个半导体芯片30的电感部分330、tsv340及凸块350的立体图。
图5是表示第1实施方式的变化例的半导体装置1的构成的一例的剖视图。
图6(a)及(b)是表示第1实施方式的变化例的被覆半导体元件320的绝缘膜上的半导体芯片30的构成的一例的俯视图。
图7a是表示第2实施方式的半导体装置1的构成的一例的剖视图。
图7b是表示第2实施方式的半导体装置1的构成的一例的剖视图。
图7c是表示第2实施方式的半导体装置1的构成的一例的剖视图。
图8(a)及(b)是表示第1半导体芯片30a及第2半导体芯片30b的构成的一例的俯视图。
图9是第2实施方式的电感部分330、tsv340及凸块350的示意性立体图。
图10a是表示第2实施方式的变化例的半导体装置1的构成的一例的剖视图。
图10b是表示第2实施方式的变化例的半导体装置1的构成的一例的剖视图。
图10c是表示第2实施方式的变化例的半导体装置1的构成的一例的剖视图。
图11(a)～(d)是表示第2实施方式的变化例的被覆半导体元件320的绝缘膜上的构成的俯视图。
图12a是表示第3实施方式的半导体装置1的构成的一例的剖视图。
图12b是表示第3实施方式的半导体装置1的构成的一例的剖视图。
图13(a)及(b)是表示第1半导体芯片30a及第2半导体芯片30b的构成的一例的俯视图。
图14是表示第3实施方式的电感部分330、tsv340及凸块350的示意性立体图。
图15a是表示第3实施方式的变化例的半导体装置1的构成的一例的剖视图。
图15b是表示第3实施方式的变化例的半导体装置1的构成的一例的剖视图。
图16(a)～(d)是表示第3实施方式的变化例的第1半导体芯片30a及第2半导体芯片30b的构成的一例的俯视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式不限定本发明。以下的实施方式中，半导体衬底的上下方向表示以设置半导体元件的表面或者其相反侧的背面为上的情况下的相对方向，有时会与依据重力加速度的上下方向有所不同。
(第1实施方式)
图1是表示本实施方式的半导体装置1的构成的一例的剖视图。半导体装置1是例如具有nand型eeprom(electricallyerasableandproarammableread-onlymemory，电可擦可编程只读存储器)等且具有通信功能的半导体装置。半导体装置1例如在iot技术等中，获取来自安装于其他物体的传感器等的信息，将该信息保存于内部的nand型eeprom中，并且，能够将该信息利用无线通信而发送到外部的服务器等。而且，半导体装置1也可利用无线通信而从外部的服务器等获取信息，且能够将该信息保存在内部的nand型eeprom。
半导体装置1具备bga(ballgridarray，球栅阵列)衬底10、nand控制器20、及半导体芯片30～32。
bga衬底10是将作为衬底底面的电极的焊料球呈格子状排列而成的封装体衬底。
nand控制器20设置于bga衬底10上，与半导体芯片30电连接。nand控制器20进行半导体芯片30中的半导体元件的控制。
在bga衬底10及nand控制器20上，积层设置着一个半导体芯片31、多个半导体芯片30及一个半导体芯片32。位于最下方的半导体芯片31在底面具备再配线层(rdl(re-distributionlayer))305。由此，半导体芯片31经由凸块而与bga衬底10及nand控制器20连接。半导体芯片31在具有再配线构造的方面与半导体芯片30不同，而半导体芯片31的其他构成宜为与半导体芯片30的对应的构成相同。
多个半导体芯片30积层于半导体芯片31之上。多个半导体芯片30经由半导体芯片31而电连接于bga衬底10或nand控制器20。各半导体芯片30具备电感部分330、tsv(through-siliconvia，硅穿孔)340、凸块350。
电感部分330电连接于tsv340。tsv340贯通半导体芯片30而连接于其他半导体芯片30的凸块350，经由该凸块350而电连接于其他半导体芯片30的电感部分330。即，tsv340及凸块350使半导体芯片30的积层方向(z方向)上相邻的半导体芯片30的电感部分330彼此电连接。由此，多个半导体芯片30的各自的电感部分330经由凸块350及tsv340而相互电连接，且作为一个电感元件而构成。
而且，在各半导体芯片30的中心部设置着电源用的tsv345。tsv345经由凸块355而相互电连接，也连接于nand控制器20。tsv345是为了对各半导体芯片30供给电力而设置。关于半导体芯片30的更详细的构成将于以后进行叙述。
半导体芯片32进一步在经积层的多个半导体芯片30之上积层。半导体芯片32可具备半导体元件320、配线、tsv340等，也可不具备这些部件。
在经积层的半导体芯片30～32间设置着填料或树脂等封装体材33。由此，半导体装置1得以封装化。
另外，图1中，积层于半导体芯片31与32之间的多个半导体芯片30的数量为6片，但特别限定于此。
而且，在之后参照图4进行说明时，将多个半导体芯片30加以区分。图1所示的多个半导体芯片30中，将某半导体芯片30设为第1半导体芯片30a，将相对于第1半导体芯片30a而在z方向的下方相邻的半导体芯片30作为第2半导体芯片30b。
接下来，对各半导体芯片30的构成进行说明。另外，半导体芯片31在半导体芯片30上进一步设置再配线层305即可。因此，省略半导体芯片31的构成的说明。而且，半导体芯片32的构成因与本实施方式无直接关系，所以此处省略其说明。
图2是表示本实施方式的半导体芯片30的概略构成的一例的俯视图。图2表示从积层方向观察的半导体芯片30。
作为第1或第2半导体芯片的半导体芯片30具备半导体衬底310、nand单元321、通信控制部322、主控制部323。作为第1或第2半导体衬底的半导体衬底310例如是硅衬底等。在半导体衬底310的第1面f1上设置着nand单元321、通信控制部322及主控制部323等半导体元件(第1或第2半导体元件)。另外，半导体元件320也可设置于半导体衬底310的位于第1面f1相反侧的第2面f2(参照图1)。
nand单元321是设置于半导体衬底310的第1面f1上的存储器单元阵列。nand单元321可以是平面地二维配置的存储器单元阵列，也可以是立体地三维配置的存储器单元阵列。nand单元321保存从半导体芯片30的外部的传感器或服务器等接收到的信息。另外，图2中示出两个nand单元321，但nand单元321的数量不限于此，例如可以是一个，也可以是三个以上。而且，321可以是nand单元以外的存储器单元。
通信控制部322对半导体芯片30的无线通信进行控制。例如，通信控制部322将由电感部分330接收到的信息向主控制部323传送。主控制部323将来自通信控制部322的信息写入到nand单元321。相反地，通信控制部322也可将由主控制部323从nand单元321读取到的信息经由电感部分330而向外部输出。
主控制部323对nand单元321及通信控制部322进行控制，将来自通信控制部322的信息写入到nand单元321，或者，从nand单元321读取信息。
图3是表示与图2所示的半导体元件320的形成层不同的绝缘膜层上的半导体芯片30的构成的一例的俯视图。另外，图1与沿着图3中的1-1线的截面对应。
作为第1或第2半导体芯片的半导体芯片30包括：设置于被覆nand单元321等半导体元件的绝缘膜(未图示)上的电感部分330，及凸块350。而且，半导体芯片30还包括贯通半导体衬底310的第1面f1与第2面f2之间的tsv340。
此处，以下说明的电感部分330及凸块350设置于半导体衬底310的第1面f1的上方，且设置于被覆nand单元321等半导体元件的绝缘膜上。因此，电感部分330及凸块350的布局不受nand单元321、通信控制部322及主控制部323等的布局约束，能够以高自由度进行设计。即，如图2所示，平面布局中，电感部分330及凸块350也可与nand单元321等半导体元件重叠。或者，电感部分330及凸块350也可设置于与第1面f1为相反侧的第2面f2(参照图1)的上方。电感部分330及凸块350以与再配线层305相同的方法形成即可。
作为第1或第2电感部分的电感部分330例如如图3所示，作为具有正方形的形状的单匝线圈而设置。然而，电感部分330的形状不限于此，具有大致环形状即可，例如也可以是圆形、三角形、长方形、其他多边形。电感部分330的材料例如是焊料。或者，电感部分330的材料也可以是与凸块350或再配线层305相同的sn或cu。然而，电感部分330的材料不限于此，为具有电感的导电材料即可。
关于电感部分330的配置，如所述那样不作特别限定。其中，电感部分330优选配置于不会对nand单元321、通信控制部322及主控制部323等半导体元件造成不良影响的位置。而且，电感部分330优选配置于不与存在于半导体衬底310的中心部的电源用的tsv345接触的位置。其原因在于，如果与电源用的tsv345接触，那么存在电感部分330不再作为天线发挥功能，且，也会对电源造成不良影响的可能性。设置于各半导体衬底310上的电感部分330的数量也不作特别限定，可为多个。该情况下，tsv340及凸块350也设置成与电感部分330相同的数量即可。
作为第1或第2金属电极的tsv340连接于凸块350，经由凸块350而连接于电感部分330。tsv340将电感部分330与其他半导体芯片30的电感部分330或凸块350电连接。
例如，电感部分330为正方形，tsv340位于该正方形的角部。然而，tsv340只要与电感部分330连接即可，也可位于电感部分330的边部分。tsv340例如为ti、cu、ni、au、sn中的任一个，或者他们的积层体或他们的合金。而且，tsv340利用微影技术及蚀刻技术等形成。另外，tsv340与半导体芯片30之间设置着绝缘膜(未图示)。因此，tsv340与半导体芯片30未电连接。
而且，半导体芯片30还具备与tsv340相同的构造的tsv345。tsv345为了将电源连接于nand单元321、通信控制部322及主控制部323，而设置于半导体衬底310的中心部。另外，和在tsv340与半导体芯片30之间同样地，在tsv345与半导体芯片30之间也设置着绝缘膜(未图示)。
作为第1或第2凸块的凸块350设置于电感部分330上。凸块350与积层在设置着该凸块350的半导体芯片30之上的半导体芯片30的tsv340电连接。即，如参照图1所说明的那样，在积层多个半导体芯片30时，凸块350将z方向上相邻的半导体芯片30的tsv340间电连接。由此，z方向上相邻的半导体芯片30的电感部分330相互电连接。凸块350的材料例如也可以是sn或cu等。
如图3所示，设置着凸块350的位置与设置着tsv340的位置重叠。由此，通过将具有相同构成的半导体芯片30积层，而如图4所示，能够经由tsv340及凸块350将电感部分330电连接。根据本实施方式，因只将具有相同构成的半导体芯片30积层即可，所以半导体装置1的制造工序变得更简单。然而，凸块350及tsv340的位置不必重叠。
通过将多个半导体芯片30积层于半导体芯片31与半导体芯片32之间，而获得图1所示的半导体装置1。
图4是示意性地表示第1实施方式的经积层的多个半导体芯片30的电感部分330、tsv340及凸块350的立体图。另外，为了将多个半导体芯片30的电感部分330、tsv340及凸块350加以区分，如参照图1所说明的那样，区分出第1半导体芯片30a及第2半导体芯片30b。随此，图4中，为了方便起见，对电感部分、tsv及凸块的参考编号附上“a”或“b”。关于第1半导体芯片30a及第2半导体芯片30b的配置关系如图1所示。另外，参考编号的“a”及“b”不过是为了加以区分而附上，附上“a”及“b”的构成要素并非意味着分别属于半导体芯片30a、30b。
第1半导体芯片30a的第1电感部分330a设置于第1半导体芯片30a的第1面f1的上方。第1凸块350a与第1电感部分330a及第1tsv340a电连接。第1凸块350a可与第1电感部分330a设置于同一层，或者，也可设置于第1电感部分330a上。而且，第1凸块350a可以是设置于位于第1半导体芯片30a之上的半导体芯片的背面侧的凸块。作为第1金属电极的第1tsv340a设置于图1的第1面f1与第2面f2之间，贯通第1半导体芯片30a，而连接于第1电感部分330a及第1凸块350a。第1tsv340a将第1面f1侧的第1电感部分330a向第2面f2侧导出，且能够电连接于位于第2面f2侧的第2半导体芯片30b的第2凸块350b及第2电感部分330b。
第2半导体芯片30b的第2电感部分330b设置于第2半导体芯片30b的第3面f3的上方。第2凸块350b电连接于第2电感部分330b及第2tsv340b。第2凸块350b可与第2电感部分330b设置于同一层，或者，也可设置于第2电感部分330b上。而且，第2凸块350b可以是设置于第1半导体芯片30a的背面侧的凸块。作为第2金属电极的第2tsv340b设置于图1的第3面f3与第4面f4之间，贯通第2半导体芯片30b，而连接于第2电感部分330b及第2凸块350b。第2tsv340b将第3面f3侧的第2电感部分330b向第4面f4侧导出，能够电连接于位于第4面f4侧的凸块350及电感部分330。
第1tsv340a将第1电感部分330a与第2凸块350b之间电连接。由此，第1半导体芯片30a的第1电感部分330a与第2半导体芯片30b的第2电感部分330b经由第1tsv340a及第2凸块350b而电连接。其他半导体芯片30的电感部分330也与第1电感部分330a及第2电感部分330b同样地连接。由此，包含第1电感部分330a及第2电感部分330b的多个电感部分330作为一个电感元件经由tsv340及凸块350而电连接。在从积层方向(z方向)观察多个半导体芯片30时，多个电感部分330重叠，且，多个tsv340也重叠。多个半导体芯片30的电感部分330的形状大致相同，tsv340的位置也大致相同。即，一个半导体芯片30的电感部分330、tsv340及凸块350作为一个单位而积层。另外，凸块350可设置于位于其上下的两个半导体芯片中的任一个，或者，也可设置于两方。如所述那样，因所积层的多个半导体芯片30能够设为大致相同的构成，所以多个半导体芯片30能够分别在同一制造工艺中简单地制造。
另外，一个电感元件所包含的电感部分330的数量是由半导体芯片30～32的积层数而决定。例如，如图1所示，因未在半导体芯片32设置电感部分330，所以一个电感元件所包含的电感部分330的数量是与半导体芯片31及多个半导体芯片30的数量对应的7个。而且，同样地，在半导体芯片30～32的积层数为16的情况下，一个电感元件所包含的电感部分330的数量为15个。
这样，本实施方式的半导体装置1中，经积层的多个半导体芯片30分别具有设置于半导体衬底310的第1面f1或第2面f2上的电感部分330。经积层的多个半导体芯片30的电感部分330经由设置于第1面f1与第2面f2之间且贯通半导体衬底310的tsv340而相互电连接。由此，多个电感部分330作为一个电感元件而构成。电感元件作为能够与半导体装置1的外部通信的天线发挥功能。
如果半导体装置1不具备电感元件，那么需要在半导体装置1的外部设置天线线圈。该情况下，因从外部的天线线圈到半导体元件320为止的配线距离变长，所以配线的电阻引起的信号的损失增大。
与此相对，本实施方式的半导体装置1将具有天线功能的电感元件与半导体元件320双方设置于半导体装置1的封装体内部。因此，从电感元件到半导体元件320为止的配线相对较短，能够抑制信号的损失。
而且，在将电感部分330与半导体元件320同样地设置于半导体衬底310的情况下，天线性能(例如q值)与天线线圈的面积，即电感部分330的面积成比例。如果提高天线性能，那么电感部分330的面积增大，因而nand单元321等半导体元件320的面积受到限制。因此，如果将电感部分330设置于半导体衬底310上，那么会妨碍半导体装置1的微细化。
与此相对，本实施方式的电感部分330设置于被覆半导体元件320的绝缘膜(层间绝缘膜)上。即，电感部分330能够设置于nand单元321等半导体元件320的上方，在从积层方向观察时，能够与半导体元件320重叠。因此，能够增大电感部分330的面积而不会对nand单元321的面积造成影响。由此，本实施方式的半导体装置1具有无线功能且微细化优异。
(变化例)
图5是表示第1实施方式的变化例的半导体装置1的构成的一例的剖视图。与第1实施方式的半导体装置1的不同之处在于电感部分330的构成。因此，关于其他构成，将省略其详细说明。
第1实施方式的第1电感部分330a设置于第1半导体衬底310a的第1面f1或第2面f2的单面。第2电感部分330b设置于第2半导体衬底310b的第3面f3或第4面f4的单面。然而，本变化例的第1电感部分330a_1、330a_2分别设置于第1半导体芯片30a的第1面f1侧及第2面f2侧的两面。同样地，第2半导体芯片30b中，第2电感部分330b_1、330b_2分别设置于第3面f3侧及第4面f4侧的两面。进而，在z方向上相邻的第1半导体芯片30a及第2半导体芯片30b中以面对面的方式设置的电感部分330a_2、330b_1利用热压接而接合，而成为一个电感部分330。因此，电感元件的构成自身与图4所示的构成相同。然而，被压接的电感部分330(例如330a_2、330b_1)在z方向上切断时的截面积与第1实施方式的该截面积相比更大。因此，本变化例的电感元件的天线性能比第1实施方式的天线性能有所提高。
图6(a)及图6(b)是表示本变化例的被覆半导体元件320的绝缘膜上的半导体芯片30的构成的一例的俯视图。另外，图5与沿着图6(a)及图6(b)中的5-5线的截面对应。
图6(a)表示位于第1半导体芯片30a的第1面f1(或第2半导体芯片30b的第3面f3)侧的构成。图6(b)表示从第1面f1侧观察位于第1半导体芯片30a的第2面f2(或第2半导体芯片30b的第4面f4)侧的构成的图。即，图6(a)及图6(b)均是从第1面f1或第3面f3观察所得的图，图6(b)的电感部分330a_2、330b_2以透视图的形式由虚线表示。关于图6(b)的电感部分330a_2、330b_2，如果从图示的第1面f1或第3面f3观察，那么分别设置于与图6(a)的电感部分330a_1、330b_1大致相同的位置(大致重叠的位置)。而且，图6(a)及图6(b)所示的电感部分330a_1、330a_2、330b_1、330b_2所设置的面或位置虽不同，但宜为与图3所示的电感部分330大致相同的构成。因此，电感部分330a_1、330a_2、330b_1、330b_2设置于第1半导体芯片30a及第2半导体芯片30b的两面，以从半导体芯片30的积层方向观察时相互大致重叠的方式设置。
凸块350设置于tsv340的第1面f1及第3面f3侧的一端。本变化例中，凸块350未设置于tsv340的第2面f2及第4面f4侧的另一端，但也可设置于第2面f2及第4面f4侧的另一端。第1半导体芯片30a及第2半导体芯片30b的其他构成宜为与第1实施方式的半导体芯片30的构成相同。第1半导体芯片30a及第2半导体芯片30b具有彼此相同的构成。而且，其他半导体芯片30具有与图6(a)及图6(b)所示的第1半导体芯片30a及第2半导体芯片30b相同的构成。
此处，电感部分330a_1、330a_2、330b_1、330b_2以从半导体芯片30的积层方向观察时相互大致重叠的方式设置，因而，例如，图5的位于第1半导体芯片30a的第1面f1的第1电感部分330a_1与位于和第1面f1对向的半导体芯片30的面的电感部分接合。位于第1半导体芯片30a的第2面f2的第1电感部分330a_2与位于处于其之下的第2半导体芯片30b的第3面f3的第2电感部分330b_1接合。位于第2半导体芯片30b的第4面f4的第2电感部分330b_2与位于和第4面f4对向的其他半导体芯片30的面的电感部分接合。多个半导体芯片30的各自的电感部分以成为大致相同的形状的方式设置在大致相同的位置，因而如图5所示，在z方向上相邻的半导体芯片30间以面对面的方式设置的电感部分(例如330a_2、330b_1)在利用热压接接合时成为一个电感部分330。
进而，多个电感部分330与第1实施方式同样地，经由tsv340及凸块350而相互电连接，从而构成一个电感元件。因此，本变化例的半导体装置1能够获得与第1实施方式的半导体装置1相同的效果。
而且，根据本变化例，面对面的电感部分(例如330a_2、330b_1)利用热压接而接合，从而成为一个电感部分330，因而电感部分330的z方向的截面积大于第1实施方式的电感部分330的截面积。因截面积增大，而电感部分330的内部电阻减小。因此，能够进一步增大电感元件的天线性能(例如q值)。
(第2实施方式)
图7a～图7c是表示第2实施方式的半导体装置1的构成的一例的剖视图。图8(a)及图8(b)分别是表示第1半导体芯片30a及第2半导体芯片30b的构成的一例的俯视图。图7a与沿着图8(a)及图8(b)中的7a-7a线的截面对应。图7b与沿着图8(a)及图8(b)中的7b-7b线的截面对应。图7c与沿着图8(a)及图8(b)中的7c-7c线的剖视图对应。
第1实施方式的电感部分330是大致环形状的配线，而第2实施方式的电感部分330如图8(a)及图8(b)所示，分别是具有大致u字形的配线。
电感部分330、tsv340及凸块350的构成以外的构成宜为与第1实施方式的他们的构成相同。因此，对电感部分330、tsv340及凸块350的构成进行说明，而关于其他构成，则省略其详细说明。
图8(a)所示的第1半导体芯片30a的第1电感部分330a是具有大致u字形且具备第1端部331a及第2端部332a的配线。图8(b)所示的第2半导体芯片30b的第2电感部分330b也是具有大致u字形且具备第3端部331b及第4端部332b的配线。第1电感部分330a及第2电感部分330b均具有大致u字形，且以7c-7c线为轴(交界)而相互线对称。因此，如果将图8(a)的第1半导体芯片30a与图8(b)的第2半导体芯片30b交替积层，那么如图7a及图7b所示，以7c-7c线(tsv340)为边界而左右交替地出现电感部分330。例如，在第1半导体芯片30a的第1面f1上，第1电感部分330a出现在7c-7c线(tsv340)的左侧，在第2半导体芯片30b的第3面f3上，第2电感部分330b出现在7c-7c线(tsv340)的右侧。通过将分别具有此种第1电感部分330a及第2电感部分330b的第1半导体芯片30a及第2半导体芯片30b交替积层，如果从半导体芯片30的积层方向(z方向)观察，那么第1电感部分330a及第2电感部分330b与第1实施方式的电感部分330同样地具有四边形。
另外，第1电感部分330a及第2电感部分330b的形状不限于大致u字形。例如，第1电感部分330a如果具有两个第1端部331a及第2端部332a，那么可以是圆弧或多边形的一部分。当从第1半导体芯片30a及第2半导体芯片30b的积层方向观察时，第1电感部分330a及第2电感部分330b的配线具有大致环形状即可。
图8(a)所示的第1半导体芯片30a的第1tsv340a连接于第2端部332a。第1tsv340a如图7a及图7b所示，设置于第1面f1与第2面f2之间，且贯通第1半导体芯片30a。第1凸块350a如图8(a)所示，设置于第1端部331a上。或者，第1凸块350a也可设置于第1半导体芯片30a上所设置的半导体芯片的tsv的下端(与第1端部331a对向的端部)。
图8(b)所示的第2半导体芯片30b的第2tsv340b连接于第4端部332b。第2tsv340b如图7a及图7b所示，设置于第3面f3与第4面f4之间，且贯通第2半导体芯片30b。第2凸块350b如图8(b)所示，设置于第3端部331b上。或者，第2凸块350b也可设置于第1半导体芯片30a的tsv340a的下端(与第3端部331b对向的端部)。
如图7b所示，第2凸块350b位于第1半导体芯片30a的第1tsv340a之下，如图7a所示，第2半导体芯片30b的第2tsv340b位于第1凸块350a之下。即，如果从z方向观察，那么第1tsv340a与第2凸块350b重叠，第2tsv340b与第1凸块350a重叠。因此，如果将第1半导体芯片30a及第2半导体芯片30b交替积层，那么如图7c所示，第1tsv340a及第2凸块350b的位置与第2tsv340b及第1凸块350a的位置在7c-7c线上交替地错开出现。由此，当将第1半导体芯片30a及第2半导体芯片30b作为一个单位交替积层时，如图9所示，电感部分330、tsv340及凸块350构成一个大致螺旋状的电感元件。
图9是第2实施方式的电感部分330、tsv340及凸块350的示意性立体图。
第1电感部分330a的第1端部331a经由第1凸块350a而连接于位于第1半导体芯片30a之上的半导体芯片的tsv340。第1电感部分330a的第2端部332a经由第1tsv340a及第2凸块350b而连接于第2电感部分330b的第3端部331b。第2电感部分330b的第4端部332b经由第2tsv340b而连接于位于第2半导体芯片30b之下的半导体芯片的凸块(未图示)。
这样，一个第1电感部分330a及一个第2电感部分330b经由第1tsv340a及第2凸块350b而电连接，从而形成具有三维的大致螺旋形状的单匝线圈。进而，将一个第1半导体芯片30a及一个第2半导体芯片30b作为1个单位，积层多个单位的半导体芯片，由此多个第1电感部分330a及多个第2电感部分330b成为具有绕多圈而成的三维的大致螺旋形状的一个电感元件。
另外，第1电感部分330a及第2电感部分330b不限于图8(a)及图8(b)所示的大致u字形，例如也可以是半圆形状、多边形的一部分等。而且，第1电感部分330a及第2电感部分330b处于以7c-7c线为轴的线对称的关系，但只要第1电感部分330a及第2电感部分330b连续地连接，则不限于线对称的关系。而且，从z方向观察时的所连接的第1电感部分330a及第2电感部分330b的形状例如可以是四边形、大致圆形、多边形等。
而且，如图7a～图9所示，第1凸块350a设置于第1端部331a，不设置于第2端部332a。同样地，第2凸块350b设置于第3端部331b，不设置于第4端部332b。然而，凸块350也可分别设置于第2端部332a及第4端部332b。或者，凸块350也可设置于第1端部331a、第2端部331b、第3端部332a、第4端部332b的全部。该情况下，第1半导体芯片30a及第2半导体芯片30b中，能够使凸块350的制作中所使用的掩模图案相同。因此，半导体装置1的制造工序变得更简单。
这样，如果在第2实施方式中积层第1半导体芯片30a及第2半导体芯片30b，那么第2端部332a及第3端部331b经由第1tsv340a而连接，第4端部332b与第2tsv340b连接。在从z方向观察时，第1端部331a及第4端部332b重叠，且，利用第1tsv340a连接的第1电感部分330a及第2电感部分330b的配线具有大致环形状。如果将第1半导体芯片30a及第2半导体芯片30b交替积层，那么以第1电感部分330a及第2电感部分330b、第1tsv340a及第2tsv340b、第2凸块350b为单位的电感构造如图9所示那样呈大致螺旋状地连续连接。由此，多个电感部分330成为大致螺旋状的较长的一个电感元件。由此，第2实施方式的半导体装置1能够获得与第1实施方式的半导体装置1相同的效果。
(变化例)
图10a～图10c是表示第2实施方式的变化例的半导体装置1的构成的一例的剖视图。与第2实施方式的半导体装置1的不同之处在于电感部分330的构成。因此，关于其他构成省略其详细说明。
第2实施方式的第1电感部分330a设置于第1半导体衬底310a的第1面f1或第2面f2的单面。第2电感部分330b设置于第2半导体衬底310b的第3面f3或第4面f4的单面。然而，本变化例的第1电感部分330a_1、330a_2分别设置于第1半导体芯片30a的第1面f1及第2面f2的两面。同样地，第2电感部分330b_1、330b_2分别设置于第2半导体芯片30b的第3面f3及第4面f4的两面。进而，z方向上相邻的第1半导体芯片30a及第2半导体芯片30b中以面对面的方式设置的电感部分330a_2、330b_1利用热压接而接合，从而成为一个电感部分330。因此，电感元件的构成自身与图9所示的构成相同。然而，经压接的电感部分330(例如330a_2、330b_1)在z方向上切断时的截面积比第2实施方式的该截面积更大。因此，本变化例的电感元件的天线性能比第2实施方式的该天线性能也有所提高。
图11(a)～图11(d)是表示第2实施方式的变化例的被覆半导体元件320的绝缘膜上的构成的俯视图。图11(a)表示第1半导体芯片30a的第1面f1中的构成。图11(b)表示从第1面f1侧观察位于第1半导体芯片30a的第2面f2侧的构成的图。图11(c)表示第2半导体芯片30b的第3面f3中的构成。图11(d)表示从第3面f3侧观察位于第2半导体芯片30b的第4面f4侧的构成的图。
图11(a)及图11(b)均是从第1面f1观察第1半导体芯片30a所得的图，图11(b)的第1电感部分330a_2以透视图的形式由虚线表示。关于图11(b)的第1电感部分330a_2，如果从第1面f1观察，那么设置于与图11(c)的第2电感部分330b_1大致相同的位置(大致重叠的位置)。
图11(c)及图11(d)也处于与图11(a)及图11(b)相同的关系。因此，图11(c)及图11(d)均是从第3面f3观察第2半导体芯片30b所得的图，图11(d)的第2电感部分330b_2以透视图的形式由虚线表示。关于图11(d)的第2电感部分330b_2，如果从第3面f3观察，那么设置于与图11(a)的第1电感部分330a_1大致相同的位置(大致重叠的位置)。
图11(a)的第1tsv340a及第1凸块350a宜为与图8(a)所示的tsv及凸块为相同的构成。图11(b)的第2tsv340b及第2凸块350b宜为与图8(b)所示的tsv及凸块为相同的构成。
此处，电感部分330a_1、330b_2从z方向观察时相互大致重叠。电感部分330a_2、330b_1从z方向观察时也相互大致重叠。因此，在将第1半导体芯片30a及第2半导体芯片30b交替积层时，例如，图10a及图10b的位于第1半导体芯片30a的第1面f1的第1电感部分330a_1与位于和第1面f1对向的半导体芯片30的面的电感部分接合。位于第1半导体芯片30a的第2面f2的第1电感部分330a_2与位于处于其之下的第2半导体芯片30b的第3面f3的第2电感部分330b_1接合。位于第2半导体芯片30b的第4面f4的第2电感部分330b_2与位于和第4面f4对向的其他半导体芯片30的面的电感部分接合。
位于多个半导体芯片30的对向面的电感部分以成为大致相同的形状的方式设置于大致相同的位置，因而如图10a及图10b所示，在z方向上相邻的半导体芯片30间以面对面的方式设置的电感部分(例如330a_2、330b_1)利用热压接而接合时成为一个电感部分330。
进而，多个电感部分330与第2实施方式同样地，经由tsv340及凸块350而相互电连接，从而构成一个电感元件。因此，本变化例的半导体装置1能够获得与第2实施方式的半导体装置1相同的效果。
而且，根据本变化例，面对面的电感部分(例如330a_2、330b_1)利用热压接而接合，从而成为一个电感部分330，因而电感部分330的z方向的截面积大于第2实施方式的电感部分330的截面积。因截面积增大，而电感部分330的内部电阻减小。因此，能够进一步增大电感元件的天线性能(例如q值)。
(第3实施方式)
图12a及图12b是表示第3实施方式的半导体装置1的构成的一例的剖视图。图13(a)及图13(b)分别是表示第1半导体芯片30a及第2半导体芯片30b的构成的一例的俯视图。图12a与沿着图13(a)及图13(b)中的12a-12a线的截面对应。图12b与沿着图13(a)及图13(b)中的12b-12b线的截面对应。
第2实施方式的第1电感部分330a及第2电感部分330b分别具有大致u字形状。然而，第3实施方式的第1电感部分330a及第2电感部分330b分别是具有大致漩涡形状的配线。第3实施方式的第1电感部分330a及第2电感部分330b在是具有两个端部的配线的方面，与第2实施方式的这些电感部分相同。
图13(a)所示的第1半导体芯片30a的第1电感部分330a是具有大致漩涡形状且具备第1端部331a及第2端部332a的配线。第1电感部分330a的配线从外侧朝向内侧而具有第1方向(右旋)的大致漩涡形状。
第1tsv340a及第1凸块350a如图13(a)所示，分别与第2端部332a及第1端部331a连接。第1tsv340a及第1凸块350a的其他构成与第2实施方式的半导体装置1的第1tsv340a及第1凸块350a相同，因而省略其详细说明。
图13(b)所示的第2半导体芯片30b的第2电感部分330b是具有大致漩涡形状且具备第3端部331b及第4端部332b的配线。第2电感部分330b的配线与第1电感部分330a相反，从内侧朝向外侧而具有第1方向的漩涡形状。
第2tsv340b及第2凸块350b如图13(b)所示，分别与第4端部332b及第3端部331b连接。第2tsv340b及第2凸块350b的其他构成也与第2实施方式的半导体装置1的第2tsv340b及第2凸块350b相同，因而省略其详细说明。
而且，在从第1半导体芯片30a及第2半导体芯片30b的积层方向即z方向观察时，第2端部332a与第3端部331b重叠，第1端部331a与第4端部332b重叠。因此，在第1电感部分330a及第2电感部分330b，作为漩涡的旋转轴(中心)的第2端部332a及第3端部331b处于大致相同的位置。
第1电感部分330a及第2电感部分330b为大致漩涡状，因而在图12a所示的截面，第2半导体芯片30b的第2电感部分330b直线性地出现，第1半导体芯片30a的第1电感部分330a未出现。在图12b所示的截面，第1电感部分330a及第2电感部分330b均离散地出现。
通过将分别具有此种第1电感部分330a及第2电感部分330b的第1半导体芯片30a及第2半导体芯片30b交替地积层，而如图14所示，具有大致漩涡状的第1电感部分330a及第2电感部分330b大致螺旋状地连接。由此，在将第1半导体芯片30a及第2半导体芯片30b作为一个单位交替积层时，如图14所示，电感部分330、tsv340及凸块350构成一个大致螺旋状的电感元件。
图14是第3实施方式的电感部分330、tsv340及凸块350的示意性立体图。
第1端部331a～第4端部332b、tsv340及凸块350的各自的连接关系与参照图9说明的连接关系相同，因而省略其详细说明。
这样，一个第1电感部分330a及一个第2电感部分330b经由第1tsv340a及第2凸块350b而电连接，从而成为具有三维的大致螺旋形状的多匝线圈。进而，将一个第1半导体芯片30a及一个第2半导体芯片30b作为1个单位，积层多个单位的半导体芯片，由此多个第1电感部分330a及多个第2电感部分330b成为具有绕多圈而成的三维的大致螺旋形状的一个电感元件。
而且，一个第1电感部分330a及一个第2电感部分330b经由tsv340及凸块350而电连接，成为从外侧向内侧的右旋的漩涡与从该内侧向外侧的右旋的漩涡连续地连接而成的形状。由此，如图14所示，第1电感部分330a从第1端部331a朝向内侧而呈右旋的大致漩涡状延伸，在第2端部332a经由第1tsv340a及第2凸块350b而连接于第2电感部分330b的第3端部331b。而且，从第2电感部分330b的第3端部331b朝向外侧呈右旋的大致漩涡状延伸至第4端部332b。
而且，各个漩涡的旋转轴大致相同，且，在从第1半导体芯片30a及第2半导体芯片30b的积层方向即z方向观察时，各个漩涡的旋转方向相等。进而，通过将第1半导体芯片30a及第2半导体芯片30b作为单位而积层多个半导体芯片30，而获得漩涡呈大致螺旋状连接而成的一个电感元件。
另外，第1电感部分330a及第2电感部分330b的漩涡的圈数不限于图13(a)及图13(b)所示的圈数。例如，通过增加漩涡的圈数，能够增大q值。
而且，第1电感部分330a及第2电感部分330b的绕线的形状不限于图13(a)及图13(b)所示的形状。例如，第1电感部分330a及第2电感部分330b可以是将圆形、椭圆形、多边形等形成为漩涡状而成的形状。
这样，第3实施方式的第1电感部分330a的配线从外侧朝向内侧具有第1方向的漩涡。第2电感部分330b的配线从内侧朝向外侧具有第1方向的漩涡。第2端部332a及第3端部331b经由第1tsv340a而连接，第4端部332b与第2tsv340b连接。在从第1半导体芯片30a及第2半导体芯片30b的积层方向观察时，第1端部331a及第4端部332b重叠。由此，如果将第1半导体芯片30a及第2半导体芯片30b交替积层，那么以第1电感部分330a及第2电感部分330、第1tsv340a及第2tsv340b、第2凸块350b为单位的电感构造如图14所示呈螺旋状地连续连接。由此，第3实施方式的半导体装置1能够获得天线性能(例如q值较高的)电感元件。而且，第3实施方式的半导体装置1能够获得与第1及第2实施方式的半导体装置1相同的效果。
(变化例)
变化例是在第3实施方式的半导体装置1中应用第2实施方式的变化例。
图15a及图15b是表示第3实施方式的变化例的半导体装置1的构成的一例的剖视图。
图16(a)～图16(d)是表示第3实施方式的变化例的第1半导体芯片30a及第2半导体芯片30b的构成的一例的俯视图。图16(a)表示第1面f1中的第1半导体芯片30a的构成。图16(b)表示第3面f3中的第2半导体芯片30b的构成。图16(c)表示第2面f2中的第1半导体芯片30a的构成。图16(d)表示第4面f4中的第2半导体芯片30b的构成。图16(a)～图16(d)是从第1半导体芯片30a及第2半导体芯片30b的积层方向观察的图，分别是从相同方向观察的图。另外，图15a与沿着图16(a)～图16(d)中的15a-15a线的截面对应。而且，图15b与沿着图16(a)～图16(d)中的15b-15b线的截面对应。
另外，第3实施方式的变化例的半导体装置1是第3实施方式及第2实施方式的变化例的组合，因而能够根据第3实施方式及第2实施方式的变化例的说明而容易理解。由此，变化例的半导体装置1的详细说明省略。本变化例能够获得与第3实施方式及第2实施方式的变化例相同的效果。
已对本发明的一些实施方式进行了说明，但这些实施方式是作为示例而提示的，并不意图限定发明的范围。这些实施方式能够以其他各种形态来实施，在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨内，并且包含在权利要求所记载的发明及其均等的范围内。
[符号的说明]
1半导体装置
30a第1半导体芯片
30b第2半导体芯片
310a第1半导体衬底
310b第2半导体衬底
320a第1半导体元件
320b第2半导体元件
330a第1电感部分
330b第2电感部分
340a第1tsv
340b第2tsv
350a第1凸块
350b第2凸块
331a第1端部
332a第2端部
331b第3端部
332b第4端部
f1第1面
f2第2面
f3第3面
f4第4面