半导体装置的形成方法与流程

本公开是关于半导体装置的形成方法，特别是关于半导体装置中的互连结构的形成方法。

背景技术：

一般而言，在一半导体基板上与此半导体基板中，形成有源装置与无源装置。一旦形成之后，可使用一系列的导体层与绝缘层，将这些有源装置与无源装置相互连接并连接于一外部装置。这些导体层与绝缘层可有助于使各种有源装置与无源装置相互连接，并同时提供电性连接至外部装置，上述外部装置例如为接触垫。

为了在这些导体层与绝缘层内形成上述互连结构，可以使用一系列的光微影(photolithographic)、蚀刻、沉积与平坦化技术。然而，随着上述有源装置与无源装置的尺寸的缩减，导致上述互连结构也同时被要求缩减尺寸，这些技术的使用已变得更加复杂。因此，为了使整体装置的尺寸更小、更便宜、效率更好并减少缺陷或问题的发生，需要改善上述互连结构的形成及结构。

技术实现要素：

有鉴于此，本公开的一实施例是提供一种半导体装置的形成方法，包含：在一第一介电层，形成一第一导体构件；在上述第一介电层的上方，形成一蚀刻停止层；在上述蚀刻停止层的上方，形成一第二介电层；将上述第二介电层与上述蚀刻停止层图形化，以形成一开口，其中上述蚀刻停止层的一部分介于上述开口的底部与上述第一导体构件之间；溅射(sputtering)上述蚀刻停止层的上述部分，以将上述开口延伸至上述第一导体构件并形成一延伸开口，其中上述延伸开口曝露上述第一导体构件；以及以一导体材料填充上述延伸开口，以在上述第二介电层形成一第二导体构件。

本公开的另一实施例是提供一种半导体装置的形成方法，包含：在一第一介电层，形成一第一导体构件；在上述第一介电层的上方，沉积一蚀刻停止层；在上述蚀刻停止层的上方，沉积一第二介电层；在上述第二介电层的上方，沉积一第一掩模层；在上述第一掩模层的上方，沉积一第二掩模层；对上述第二介电层施行一第一图形化制程，以在上述第二介电层形成一开口，其中将上述第一掩模层与上述第二掩模层作为一组合掩模使用；移除上述第二掩模层；对上述第二介电层与上述蚀刻停止层施行一第二图形化制程，以将开口延伸至上述蚀刻停止层中，其中在施行上述第二图形化制程之后，上述开口的底部是置于上述蚀刻停止层中；对上述开口的底部施行一溅射制程，以曝露上述第一导体构件的一部分；以及沉积一导体材料至上述开口中，以在上述第二介电层形成一第二导体构件，其中上述第二导体构件是与上述第一导体构件电性接触。

本公开的又另一实施例是提供一种半导体装置的形成方法，包含：在一基底的上方，形成一金属化层；在上述金属化层的上方，沉积一掺杂金属的氮化铝层；在上述掺杂金属的氮化铝层的上方，沉积一介电层；在上述介电层的上方，沉积一第一掩模层；在上述第一掩模层的上方，沉积一第二掩模层；对上述介电层施行一第一蚀刻制程，以在上述介电层形成一开口，其中将上述第一掩模层与上述第二掩模层作为一组合掩模使用，其中上述开口曝露上述掺杂金属的氮化铝层；对上述介电层与上述掺杂金属的氮化铝层施行一第二蚀刻制程，以将开口延伸至上述掺杂金属的氮化铝层中，其中将上述第一掩模层作为一蚀刻掩模使用，且其中在施行上述第二蚀刻制程之后，上述掺杂金属的氮化铝层的一部份是介于上述开口的底部与上述金属化层的一上表面之间；施行一溅射制程，以曝露上述掺杂金属的氮化铝层的上述部分，并曝露上述金属化层的一导体构件；以及以一导体材料填充上述开口。

附图说明

根据以下的详细说明并配合所附附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。

图1是一剖面图，显示某些实施例相关的一半导体结构的制造的中间阶段。

图2是一剖面图，显示某些实施例相关的一半导体结构的制造的中间阶段。

图3是一剖面图，显示某些实施例相关的一半导体结构的制造的中间阶段。

图4是一剖面图，显示某些实施例相关的一半导体结构的制造的中间阶段。

图5是一剖面图，显示某些实施例相关的一半导体结构的制造的中间阶段。

图6是一剖面图，显示某些实施例相关的一半导体结构的制造的中间阶段。

图7是一剖面图，显示某些实施例相关的一半导体结构的制造的中间阶段。

图8是一流程图，显示某些实施例相关的一半导体结构的形成方法。

【符号说明】

100 半导体结构

101 基底

103 一或多个有源及/或无源装置

105 互连结构

109、109₀～109_M 一或多个金属化层

111₀～111_M 介电层

115₀ 导体插塞

115₁～115_M 导体介层

113₁～113_M 导线

117 蚀刻停止层

119 掩模堆叠

119₁ 第一掩模层(介电掩模层)(抗反射涂层)

119₂ 第二掩模层(金属掩模层)

201、401、501 开口

201₁、401₁、501₁ 介层开口

201b₁、201b₂、401b₁、401b₂、501b₁、501b₂ 底部

201₂、401₂、501₂ 导线开口

601 一或多个阻障/黏着层

603 种子层

605 导体材料

800 方法

801、803、805、807、809、811、813 步骤

具体实施方式

为让本公开的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：

要了解的是本说明书以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同特征。以下将配合所附附图详述本公开的实施例，其中同样或类似的元件将尽可能以相同的元件符号表示。在附图中可能夸大实施例的形状与厚度以便清楚表面本公开的特征。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化发明的说明。当然，这些特定的范例并非用以限定本公开。例如，若是本说明书以下的公开内容叙述了将一第一特征形成于一第一特征的上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本说明书以下的公开内容可能在各个范例中使用重复的元件符号，以使说明内容更加简化、明确，但是重复的元件符号本身并未指示不同的实施例及/或结构之间的关系。

另外，在本案专利说明书中，在数值相关叙述后接「以上」、「以下」的词来叙述数值范围的情况中，除非另有加注，相关的数值范围是包含上述「以上」、「以下」的词前接的数值。

关于本说明书全文所述「实质上不含氮」，是指在设计上期望为完全不含氮，但在实际冶炼、精炼、镀膜、沉积等的过程中却难以完全不含氮而达成数学上或理论上含0％的氮，而当上述氮含量的范围落于对应的标准或规格所订定的允收范围内，就视为「实质上不含氮」。本公开所属技术领域中具有通常知识者应当了解依据不同的性质、条件、需求等等，上述对应的标准或规格会有所不同，故下文中并未列出特定的标准或规格。

以下，通过特定的脉络，也就是通过在一半导体结构形成互连结构的方法，对实施方式作说明。在此讨论的各实施方式可避免互连结构的氧化/腐蚀，并可避免在互连结构中形成氢化物或含氢氧根的杂质。

请参考图1，绘示半导体结构100的一部分。半导体结构100可以是一集成电路制造制程的一中间结构。在某些实施例中，半导体结构100可包含一基底101。基底101可包含例如已掺杂或未掺杂的块硅(bulk silicon)或是一绝缘层上覆半导体(Semiconductor-On-Insulator；SOI)基底的一有源层。一般而言，一绝缘层上覆半导体包含形成在一绝缘层上的一层半导体材料。此绝缘层可例如为一埋入式的氧化物(buried oxide；BOX)层、氧化硅层或类似物。将上述绝缘层备于一基底上，上述基底通常为一硅基底或一玻璃基底。在替代性的实施例中，基底101可包含：其他元素半导体，例如锗；一化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；一合金半导体，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或上述的组合。亦可使用其他基底，例如一多层或渐变基底。

在某些实施例中，在基底101上，形成一或多个有源及/或无源装置103(在图1，是绘示成一单一的晶体管)。一或多个有源及/或无源装置103可包含各种n型金属－氧化物－半导体(N-type metal-oxide semiconductor；NMOS)及/或p型金属－氧化物－半导体(P-type metal-oxide semiconductor；PMOS)装置，例如为晶体管、电容器、电阻器、二极管、光学二极管、熔断器或其同类装置。所属技术领域中具有通常知识者将了解举出上述例子是仅为了说明的目的，并非意指要将本公开的内容限制在任何形态。亦可使用其他的电路系统，以适用于所赋予的应用。

在某些实施例中，在基底101与一或多个有源及/或无源装置103的上方，形成一互连结构105。互连结构105是使一或多个有源及/或无源装置103互连，以在半导体结构100之中形成功能性的电路。互连结构105可包含一或多个金属化层109₀～109_M，其中(M+1)是一或多个金属化层109₀～109_M的数量。在某些实施例中，M的值是可以根据半导体结构100的设计规格而变动。在后续说明，亦可将一或多个金属化层109₀～109_M一起称为一或多个金属化层109。一或多个金属化层109₀～109_M分别包含一或多个介电层111₀～111_M。

在某些实施例中，介电层111₀是一层间介电(inter-layer dielectric；ILD)层，而介电层111₁～111_M是金属间介电(inter-metal dielectric；IMD)层。上述层间介电层与上述金属间介电层可包含具有低介电常数值的低介电常数材料，例如其介电常数低于约4.0或甚至低于约2.0，上述低介电常数材料是置于导体构件之间。在某些实施例中，上述层间介电层与上述金属间介电层可由例如以下材料制造：磷硅玻璃(Phospho-Silicate Glass；PSG)、硼磷硅玻璃(Boron-Doped Phospho-Silicate Glass；BPSG)、掺氟的二氧化硅(fluorinated silicate glass；FSG)、SiO_xC_y、旋涂玻璃(Spin-On-Glass)、旋涂聚合物(Spin-On-Polymers)、硅碳材料(silicon carbon material)、上述的化合物、上述的复合物、上述的组合或其类似物质，并可通过例如旋转涂布法(spin-on coating)、化学气相沉积(chemical vapor deposition；CVD)或等离子体增强化学气相沉积(plasma-enhanced CVD；PECVD)或其类似方法的任何适当的方法形成。

在某些实施例中，介电层111₀包含多个导体插塞115₀，而介电层111₁～111_M分别包含一或多个导体互连，例如为导线113₁～113_M-1与导体介层115₁～115_M-1。导体插塞115₀是将一或多个有源及/或无源装置103电性耦合于导线113₁～113_M-1与导体介层115₁～115_M-1。如在后文较为详细的叙述中，导线113M与导体介层115M(未绘示于图1，请见图7)是被形成于介电层111M。

在某些实施例中，导体插塞115₀、导线113₁～113_M-1及导体介层115₁～115_M-1的形成可使用任何适当的方法，例如镶嵌、双镶嵌或其类似方法。导体插塞115₀、导线113₁～113_M-1及导体介层115₁～115_M-1可包含导体材料，例如铜、铝、钨、上述的组合或其类似材料。导体插塞115₀、导线113₁～113_M-1及导体介层115₁～115_M-1可更包含一或多个阻障/黏着层(未绘示)，以保护各个介电层111₀～111_M-1，免于导体插塞115₀、导线113₁～113_M-1及导体介层115₁～115_M-1的成分扩散到各个介电层111₀～111_M-1，并免于各个介电层111₀～111_M-1受到金属性的毒化。上述一或多个阻障/黏着层可包含钛、氮化钛、钽、氮化钽、上述的组合或其类似材料，其形成方法可使用物理气相沉积(physical vapor deposition；PVD)、化学气相沉积、原子层沉积(atomic layer deposition；ALD)、上述的组合或其类似方法。在一实施例中，用以形成导体插塞115₀、导线113₁～113_M-1及导体介层115₁～115_M-1的步骤，可包含在各个介电层111₀～111_M-1形成多个开口、在上述开口沉积阻障/黏着层、在阻障/黏着层的上方沉积一适当的导体材料的种子层(seed layer)以及通过例如镀制或其他适当的方法来以一适当的导体材料填入上述开口。然后，施行一化学机械研磨(chemical mechanical polishing；CMP)的步骤，以移除溢出上述开口的多余的材料。

在某些实施例中，可在相邻的介电层111₀～111_M之间形成蚀刻停止层(未绘示)。在图示的实施例中，在介电层111_M-1与111_M之间，形成一蚀刻停止层(etch stop layer；ESL)117。上述蚀刻停止层有助于将介电层111₀～111_M图形化，以将开口形成于介电层111₀～111_M。选用用于上述蚀刻停止层的材料，使上述上述蚀刻停止层的蚀刻速率低于对应的介电层111₀～111_M的蚀刻速率，并使得上述蚀刻停止层相对于对应的介电层111₀～111_M具有良好的黏着性。在图示的实施例中，蚀刻停止层117的蚀刻速率低于介电层111₀～111_M。如在后文较为详细的叙述中，蚀刻停止层117是用来避免导线113_M-1的氧化/腐蚀，并用来避免在导线113_M-1之中形成氢化物或含氢氧根的杂质。

在某些实施例中，蚀刻停止层117可包含掺杂金属的氮化铝(Al(M)N)，其中所掺杂的金属元素M可包含Cr、Al、Ti、Sn、Zn、Mg、Ag或其类似材料，且可使用化学气相沉积、等离子体增强化学气相沉积、上述的组合或其类似方法，而以磊晶的方式沉积。在某些实施例中，蚀刻停止层117的厚度T1可为约100nm～约200nm。在某些实施例中，掺杂金属的氮化铝可在沉积的过程中，通过用于金属元素M的适当的前驱物的使用而被临场(in situ)掺杂。在替代性的实施例中，可在介电层111_M与导线113_M-1的上方沉积AlN，之后使用例如一掺杂方法来以金属元素M掺杂AlN，借此形成掺杂金属的氮化铝。在某些实施例中，在掺杂金属的氮化铝中的金属元素M的园子百分率为约5％～约10％。通过选择掺杂金属的氮化铝中的如此的金属元素M的原子百分率，与AlN相比，改善了掺杂金属的氮化铝的蚀刻选择比与黏着性质，而不会对掺杂金属的氮化铝的导电性产生重大影响，而使掺杂金属的氮化铝在相邻的导电构件之间(例如导线113_M-1与后续形成而与其邻接的导体介层115_M(请见图7)之间)提供足够的绝缘能力。

在替代性的实施例中，蚀刻停止层117可包含一或多层的介电材料，例如氧化物(例如氧化硅、氧化铝或其类似材料)、氮化物(例如SiN或其类似材料)、氧氮化物(例如SiON或其类似材料)、氧碳化物(例如SiOC或其类似材料)、碳氮化物(例如SiCN或其类似材料)、上述的组合或其类似材料，其形成可使用化学气相沉积、等离子体增强化学气相沉积、原子层沉积、上述的组合或其类似方法。

请进一步参考图1，在介电层111_M的上方，形成一掩模堆叠119。如在后文较为详细的叙述中，掩模堆叠119是用来帮助介电层111M的图形化。在某些实施例中，掩模堆叠119包含一或多个掩模层。在图示的实施例中，掩模堆叠119包含一第一掩模层119₁与在第一掩模层119₁上方的一第二掩模层119₂。在某些实施例中，第一掩模层119₁的厚度可为约150nm～约200nm。在某些实施例中，第一掩模层119₁包含一介电材料，例如为氧化硅、氮化硅、氧氮化硅、碳化硅、碳氮化硅、上述的组合或其类似材料，其形成可使用一氧化制程、原子层沉积、化学气相沉积、等离子体增强化学气相沉积、上述的组合或其类似方法。因此，亦可将第一掩模层119₁称为一介电掩模层119₁。在某些实施例中，第一掩模层119₁可作为一抗反射涂层(anti-reflective coating；ARC)，且亦可被称为一抗反射涂层119₁。

在某些实施例中，第一掩模层1191包含碳化硅，其被掺杂有氧(O)及氮(N)。可调整第一掩模层119₁中的碳与氮的含量，以达成对第一掩模层119₁期望的蚀刻特性。在某些实施例中，第一掩模层119₁实质上不含氮。在如此的实施例中，第一掩模层119₁亦可被称为无氮的抗反射涂膜(NFARC)119₁。

在某些实施例中，第二掩模层119₂可包含一金属氮化物，例如为氮化钛(TiN)、氮化钽(TaN)或其类似材料，其形成可使用化学气相沉积、等离子体增强化学气相沉积、原子层沉积、上述的组合或其类似方法。因此，亦可将第二掩模层119₂称作是一金属掩模层119₂。在某些实施例中，第二掩模层119₂的厚度可为约150nm～约200nm。在替代性的实施例中，可省略掩模堆叠119的第一掩模层119₁。在这样的实施例中，掩模堆叠119可包含一氮化物材料。

请参考图2，将掩模堆叠119与介电层111_M图形化，以在介电层111_M形成多个开口201。开口201包含下部与上部，其中上述下部亦可称之为介层开口201₁、上述上部亦可称之为导线开口201₂。在某些实施例中，可通过使用一「介层前」(via first)的制程来形成开口201。在其他实施例中，可通过使用一「沟槽前」(trench first)的制程来形成开口201。

在某些实施例中，使用一「介层前」的制程来形成开口201时，是在形成导线开口201₂之前形成介层开口201₁。在某些实施例中，在第二掩模层119₂上形成一第一图形化掩模(未绘示)。将上述第一图形化掩模的材料沉积在第二掩模层119₂上。然后，照射(曝光)、熟化上述第一图形化掩模的材料并将其显影，以移除上述第一图形化掩模的材料的一部分，借此形成上述第一图形化掩模。在某些实施例中，上述第一图形化掩模可包含一光阻或任何适当地可光学性地图形化的材料。

在某些实施例中，上述第一图形化掩模是用来将第一掩模层119₁、第二掩模层119₂及介电层111_M图形化，以形成介层开口201₁。使用一第一蚀刻制程，将第一掩模层119₁、第二掩模层119₂及介电层111_M的未被上述第一图形化掩模保护的部分予以蚀刻。在某些实施例中，上述第一蚀刻制程可包含一或多个适当的蚀刻制程，例如一异向性干蚀刻制程或其类似方法。在一实施例中，上述第一蚀刻制程包含一反应性离子蚀刻(reactive ion etch；RIE)制程，其使用例如C₄F₈、CH₂F₂、CF₄、O₂、N₂、Ar、其类似气体或其混合物等的制程气体来进行。在一实施例中，一反应性离子蚀刻的一制程气体包含会化学性地蚀刻第一掩模层119₁、第二掩模层119₂及介电层111_M的制程气体。在某些实施例中，可能在完成上述第一蚀刻制程之前，就完全消耗整个上述第一图形化掩模。在这样的实施例中，第一掩模层119₁与第二掩模层119₂是用来作为完成上述第一蚀刻制程的蚀刻掩模。

在某些实施例中，当介层开口201₁到达蚀刻停止层117，则上述第一蚀刻制程就停止，而使介层开口201₁的底部201b₁曝露蚀刻停止层117的一部分。在替代性的实施例中，在介层开口201₁到达蚀刻停止层117之前，上述第一蚀刻制程就停止。在这样的实施例中，介层开口201₁的底部201b₁则曝露介电层111_M的一部分。之后，如果还有任何上述第一图形化掩模的残留部分，则将其移除。在某些实施例中，上述第一图形化掩模是以一光阻材料形成时，可使用例如一灰化制程(ashing process)与一湿式清洁制程的组合，移除上述第一图形化掩模的残留部分。

在形成介层开口201₁之后，在介电层111_M形成导线开口201₂。在某些实施例中，在第二掩模层119₂上形成一第二图形化掩模(未绘示)。将上述第二图形化掩模的材料沉积在第二掩模层119₂上。然后，照射(曝光)、熟化上述第二图形化掩模的材料并将其显影，以移除上述第二图形化掩模的材料的一部分，借此形成上述第二图形化掩模。在某些实施例中，上述第二图形化掩模可包含一光阻或任何适当地可光学性地图形化的材料。

在某些实施例中，上述第二图形化掩模是用来将第一掩模层119₁、第二掩模层119₂及介电层111_M图形化，以形成导线开口201₂。使用一第二蚀刻制程，将第一掩模层119₁、第二掩模层119₂及介电层111_M的未被上述第二图形化掩模保护的部分予以蚀刻。在某些实施例中，上述第二蚀刻制程可包含一或多个适当的蚀刻制程，例如一异向性干蚀刻制程或其类似方法。在一实施例中，上述第二蚀刻制程包含一反应性离子蚀刻制程，其使用例如C₄F₈、CH₂F₂、CF₄、O₂、N₂、Ar、其类似气体或其混合物等的制程气体来进行。在一实施例中，一反应性离子蚀刻的一制程气体包含会化学性地蚀刻第一掩模层119₁、第二掩模层119₂及介电层111_M的制程气体。在某些实施例中，会使用不同的制程气体的混合物来进行上述第一蚀刻制程与上述第二蚀刻制程。在其他实施例中，可使用相同的制程气体的混合物来进行上述第一蚀刻制程与上述第二蚀刻制程。在某些实施例中，可能在完成上述第二蚀刻制程之前，就完全消耗整个上述第二图形化掩模。在这样的实施例中，第一掩模层119₁与第二掩模层119₂是用来作为完成上述第二蚀刻制程的蚀刻掩模。

在某些实施例中，上述第二蚀刻制程可进一步使介层开口201₁延伸。在某些实施例中，在上述第一蚀刻制程之后未曝露蚀刻停止层117时，上述第二蚀刻制程会进一步蚀刻介电层111_M，而使介层开口201₁的底部201b₁(通过图2中的虚线绘示)曝露部分的蚀刻停止层117。在其他实施例中，在上述第一蚀刻制程之后曝露蚀刻停止层117时，上述第二蚀刻制程会对蚀刻停止层117作蚀刻，而使介层开口2011部份地延伸至蚀刻停止层117中。在这样的实施例中，介层开口201₁的底部201b₁是置于蚀刻停止层117中，且在蚀刻停止层117的一最上表面之下。之后，如果还有任何上述第二图形化掩模的残留部分，则将其移除。在某些实施例中，上述第二图形化掩模是以一光阻材料形成时，可使用例如一灰化制程与一湿式清洁制程的组合，移除上述第二图形化掩模的残留部分。

请进一步参考图2，在替代性的实施例中，是使用一「沟槽前」的制程来形成开口201。在这样的实施例中，开口201的形成制程类似于前述的「介层前」的制程，其区别在于是在形成介层开口201₁之前形成导线开口201₂。

请参考图3，从半导体结构100移除掩模堆叠119的第二掩模层119₂。在某些实施例中，是使用例如一毯覆式的蚀刻制程(blanket etch process)来移除第二掩模层119₂。在第二掩模层119₂是由TiN形成的某些实施例中，可使用利用包含氢氧化铵(NH₄OH)、过氧化氢(H₂O₂)与去离子水(H₂O)的溶液的一湿蚀刻制程，来移除第二掩模层119₂。在其他实施例中，可使用其他适当的制程来移除第二掩模层119₂。在某些实施例中，第一掩模层119₁留在介电层111_M上，以保护介电层111_M而免于由后续的蚀刻制程引发的损伤(例如等离子体损伤)。此外，如在后文较为详细的叙述中，第一掩模层119₁是作为用于一后续的蚀刻制程的一蚀刻掩模。

请参考图4，对半导体结构100施行一第三蚀刻制程，以将开口201(请见图3)延伸至金属化层109_M-1，借此形成多个开口401。开口401包含下部与上部，其中上述下部亦可称之为介层开口4011、上述上部亦可称之为导线开口401₂。介层开口401₁，对应于介层开口201₁(请见图3)，而导线开口401₂对应于导线开口201₂(请见图3)。在某些实施例中，上述第三蚀刻制程移除介电层111_M的位于导线开口201₂(请见图3)的底部201b₂下方的部分以及蚀刻停止层117的位于介层开口201₁(请见图3)的底部201b₁的下方的部分。因此，介层开口401₁的底部401b₁，低于介层开口201₁的底部201b₁，而导线开口401₂的底部401b₂低于导线开口201₂的底部201b₂。此外，上述第三蚀刻制程亦可将开口401(通过图4中的虚线显示)的角落圆化，而使导线开口401₂的底部401b₂可圆滑地衔接介层开口401₁的侧壁。在某些实施例中，上述第三蚀刻制程可包含一或多个适当的蚀刻制程，例如一异向性干蚀刻制程或其类似方法。在一实施例中，上述第三蚀刻制程包含一反应性离子蚀刻制程，其使用例如C₄F₈、CH₂F₂、CF₄、O₂、N₂、Ar、其类似气体或其混合物等的制程气体来进行。在一实施例中，一反应性离子蚀刻的一制程气体包含会化学性地蚀刻第二掩模层119₂、介电层111_M及蚀刻停止层117的制程气体。在某些实施例中，会使用不同的制程气体的混合物来进行上述第三蚀刻制程与上述第一蚀刻制程。在其他实施例中，可使用不同的制程气体的混合物来进行上述第三蚀刻制程与上述第二蚀刻制程。

请进一步参考图4，在图示的实施例中，蚀刻停止层117的至少一部分留下来，其介于介层开口401₁的底部401b₁与导线113_M-1之间，而使导线113_M-1不被介层开口401₁所曝露。通过在上述第三蚀刻制程的过程中未曝露导线113_M-1，可避免导线113_M-1的氧化/腐蚀且避免在导线113_M-1之中形成氢化物或含氢氧根的杂质。在某些实施例中，蚀刻停止层117的介于介层开口401₁的底部401b₁与导线113_M-1之间的部分可具有一厚度T₂，此厚度T₂为约至约在某些实施例中，为厚度T₂设定的这样的范围可用来保护导线113_M-1，避免其受到氧化/腐蚀且避免在形成氢化物或含氢氧根的杂质。

请参考图5，移除蚀刻停止层117的介于介层开口401₁的底部401b₁(请见图4)与导线113_M-1之间的部分，以曝露出底下的导线113_M-1，借此形成多个开口501。开口501包含下部与上部，其中上述下部亦可称之为介层开口501₁、上述上部亦可称之为导线开口501₂。介层开口501₁，对应于介层开口401₁(请见图4)，而导线开口501₂对应于导线开口401₂(请见图4)，其中介层开口501₁的底部501b₁，低于介层开口401₁的底部401b₁(请见图4)。在某些实施例中，用于蚀刻停止层117的移除制程可以未实质上移除介电层111_M。在这样的实施例中，导线开口501₂的底部501b₂可大致上齐平于导线开口401₂(请见图4)的底部401b₂。在替代性的实施例中，用于蚀刻停止层117的移除制程亦移除介电层111_M的一部分。在这样的实施例中，导线开口501₂的底部501b₂可低于导线开口401₂(请见图4)的底部401b₂。

请进一步参考图5，在某些实施例中，可通过溅射、离子研磨(ion milling)或其类似方法，移除蚀刻停止层117的介于介层开口401₁的底部401b₁(请见图4)与导线113_M-1之间的部分。上述溅射制程可通过以一惰性(非反应性)气体的离子例如氩(Ar)、氮(N₂)、其混合物或其类似材料，轰击蚀刻停止层117的设定的部分。在一实施例中，一溅射制程的一制程气体混合物不包含会对蚀刻停止层117进行化学性蚀刻的制程气体。通过使用惰性气体来曝露导线113_M-1，可避免导线113_M-1的氧化/腐蚀。在替代性的实施例中，可使用其他适当的不会使导线113_M-1氧化的方法，移除蚀刻停止层117的介于介层开口401₁的底部401b₁(请见图4)与导线113_M-1之间的部分。

请参考图6，以适当的导体材料填充开口501(请见图5)，以形成导线113_M-1与导体介层115_M(请见图7)。在某些实施例中，在开口501的底部与侧壁上，形成一或多个阻障/黏着层601。一或多个阻障/黏着层601保护介电层111_M，免于扩散物进入并免于受到金属性的毒化。在某些实施例中，一或多个阻障/黏着层601可包含钛、氮化钛、钽、氮化钽、上述的组合或其类似材料，其形成方法可使用物理气相沉积、化学气相沉积、原子层沉积、上述的组合或其类似方法。

在某些实施例中，在一或多个阻障/黏着层601的上方形成一种子层603。种子层603可包含铜、钛、镍、金、锰、上述的组合或其类似材料，其形成方法可使用原子层沉积、物理气相沉积、化学气相沉积、溅镀、上述的组合或其类似方法。其后，以一导体材料605填充开口501。导体材料605可包含铜、铝、钨、上述的组合或其类似材料，其形成方法可使用例如镀制或其他适当的方法。

请参考图7，将一或多个阻障/黏着层601、种子层603与导体材料605的溢出开口501(请见第5与6图)的部分移除，以曝露介电层111_M的一上表面。在某些实施例中，可使用一化学机械研磨制程、一研磨制程、一蚀刻制程、上述的组合或其类似方法，将一或多个阻障/黏着层601、种子层603与导体材料605的溢出开口501的部分移除。留下的一或多个阻障/黏着层601、种子层603与导体材料605的填充介层开口5011(请见第5与6图)的部分，则形成导体介层115_M；而留下的一或多个阻障/黏着层601、种子层603与导体材料605的填充导线开口501₂(请见第5与6图)的部分，则形成导线113_M。

在某些实施例中，金属化层109_M可以是互连结构105的最后的金属化层，且金属化层109_M的形成，则完成了互连结构105的形成。在其他实施例中，金属化层109_M可以是互连结构105的中间的金属化层。在这样的实施例中，在金属化层109_M的上方形成更多的金属化层，直到完成互连结构105的形成。在某些实施例中，在完成互连结构105的形成之后，可对半导体结构100施以后续进一步的制程步骤。上述后续进一步的制程步骤可包含：在互连结构105的上方形成多个接触垫及一或多个钝化层；在上述接触垫的上方形成多个凸块下金属(under-bump metallizations；UBMs)；以及在上述凸块下金属的上方形成多个连接器。其后，可将半导体结构100分切成分离的晶片，其可进一步经过各种封装制程。

图8是一流程图，显示某些实施例相关的一半导体结构的形成方法800。方法800始于步骤801，此时，如前述参考图1的说明，在一第一介电层(例如，绘示于图1的介电层111_M-1)，形成第一导体构件(例如，绘示于图1的导线113_M-1与导体介层115_M-1)。在步骤803，如前述参考图1的说明，在上述第一介电层的上方，形成一蚀刻停止层(例如，绘示于图1的蚀刻停止层117)。在步骤805，如前述参考图1的说明，在上述蚀刻停止层的上方，形成一第二介电层(例如，绘示于图1的介电层119_M)。在步骤807，如前述参考图2的说明，将上述第二介电层图形化，以在上述第二介电层内形成开口(例如，绘示于图2的开口201)。在步骤809，如前述参考第3与4图的说明，将上述开口延伸至上述蚀刻停止层中，以形成延伸的开口(例如，绘示于图4的开口401)，其中上述蚀刻停止层的一部分介于上述延伸开口的底部与上述第一导体构件之间。在步骤811，如前述参考图5的说明，移除上述蚀刻停止层的介于上述延伸开口的底部与上述第一导体构件之间的上述部分，以曝露上述第一导体构件。在步骤813，如前述参考第6与7图的说明，以一导体材料填充上述延伸开口，以在上述第二介电层形成一第二导体构件(例如，绘示于图7的导线113_M与导体介层115_M)。

在此处讨论的各种实施方式可避免互连结构的氧化/腐蚀，并可避免在互连结构中形成氢化物或含氢氧根的杂质，但在化学性蚀刻形成于上述蚀刻停止层的上方的一介电层以形成用于后续形成的互连结构的多个开口时，并未完全移除形成在上述互连结构上方的上述蚀刻停止层。

根据一实施例，本公开是提供一种半导体装置的形成方法，包含：在一第一介电层，形成一第一导体构件。在上述第一介电层的上方，形成一蚀刻停止层。在上述蚀刻停止层的上方，形成一第二介电层。将上述第二介电层与上述蚀刻停止层图形化，以形成一开口，其中上述蚀刻停止层的一部分介于上述开口的底部与上述第一导体构件之间。溅射(sputtering)上述蚀刻停止层的上述部分，以将上述开口延伸至上述第一导体构件并形成一延伸开口，其中上述延伸开口曝露上述第一导体构件。以一导体材料填充上述延伸开口，以在上述第二介电层形成一第二导体构件。

在上述的半导体装置的形成方法的某些实施例中，形成上述蚀刻停止层包含在上述第一介电层的上方形成一掺杂金属的氮化铝层。

在上述的半导体装置的形成方法的某些实施例中，形成上述蚀刻停止层包含临场(in situ)以金属掺杂物掺杂上述蚀刻停止层。

在上述的半导体装置的形成方法的某些实施例中，上述溅射更包含移除上述第二介电层的一部分。

在上述的半导体装置的形成方法的某些实施例中，施行上述溅射是使用一惰性气体的离子。

在上述的半导体装置的形成方法的某些实施例中，将上述第二介电层与上述蚀刻停止层图形化，包含施行一蚀刻制程，上述蚀刻制程化学性地蚀刻上述第二介电层与上述蚀刻停止层。

在上述的半导体装置的形成方法的某些实施例中，上述蚀刻停止层的上述部分的厚度为约至约

根据另一实施例，本公开是提供一种半导体装置的形成方法，包含：在一第一介电层，形成一第一导体构件。在上述第一介电层的上方，沉积一蚀刻停止层。在上述蚀刻停止层的上方，沉积一第二介电层。在上述第二介电层的上方，沉积一第一掩模层。在上述第一掩模层的上方，沉积一第二掩模层。对上述第二介电层施行一第一图形化制程，以在上述第二介电层形成一开口，其中将上述第一掩模层与上述第二掩模层作为一组合掩模使用。移除上述第二掩模层。对上述第二介电层与上述蚀刻停止层施行一第二图形化制程，以将开口延伸至上述蚀刻停止层中，其中在施行上述第二图形化制程之后，上述开口的底部是置于上述蚀刻停止层中。对上述开口的底部施行一溅射制程，以曝露上述第一导体构件的一部分。沉积一导体材料至上述开口中，以在上述第二介电层形成一第二导体构件，其中上述第二导体构件是与上述第一导体构件电性接触。

在上述的半导体装置的形成方法的某些实施例中，沉积上述蚀刻停止层包含在上述第一介电层的上方沉积一掺杂金属的氮化铝层。

在上述的半导体装置的形成方法的某些实施例中，沉积上述掺杂金属的氮化铝层包含：在上述第一介电层的上方，沉积一氮化铝层；以及以金属掺杂物临场掺杂上述氮化铝层。

在上述的半导体装置的形成方法的某些实施例中，上述溅射制程是使用一惰性气体的离子来施行。

在上述的半导体装置的形成方法的某些实施例中，移除上述第二掩模层包含对上述第二掩模层施行一湿蚀刻制程。

在上述的半导体装置的形成方法的某些实施例中，对上述第二介电层施行上述第一图形化制程，包含对上述第二介电层施行一蚀刻制程，上述蚀刻制程化学性地蚀刻上述第二介电层。

在上述的半导体装置的形成方法的某些实施例中，对上述第二介电层与上述蚀刻停止层施行上述第二图形化制程，包含对上述第二介电层与上述蚀刻停止层施行一蚀刻制程，上述蚀刻制程化学性地蚀刻上述第二介电层与上述蚀刻停止层。

根据又另一实施例，本公开是提供一种半导体装置的形成方法，包含：在一基底的上方，形成一金属化层。在上述金属化层的上方，沉积一掺杂金属的氮化铝层。在上述掺杂金属的氮化铝层的上方，沉积一介电层。在上述介电层的上方，沉积一第一掩模层。在上述第一掩模层的上方，沉积一第二掩模层。对上述介电层施行一第一蚀刻制程，以在上述介电层形成一开口，其中将上述第一掩模层与上述第二掩模层作为一组合掩模使用，其中上述开口曝露上述掺杂金属的氮化铝层。对上述介电层与上述掺杂金属的氮化铝层施行一第二蚀刻制程，以将开口延伸至上述掺杂金属的氮化铝层中，其中将上述第一掩模层作为一蚀刻掩模使用，且其中在施行上述第二蚀刻制程之后，上述掺杂金属的氮化铝层的一部份是介于上述开口的底部与上述金属化层的一上表面之间。施行一溅射制程，以曝露上述掺杂金属的氮化铝层的上述部分，并曝露上述金属化层的一导体构件；以及以一导体材料填充上述开口。

在上述的半导体装置的形成方法的某些实施例中，上述掺杂金属的氮化铝层是一蚀刻停止层。

在上述的半导体装置的形成方法的某些实施例中，沉积上述掺杂金属的氮化铝层包含：在上述金属化层的上方，沉积一氮化铝层；以及以金属掺杂物临场掺杂上述氮化铝层。

在上述的半导体装置的形成方法的某些实施例中，更包含在施行上述第二蚀刻制程之前，移除上述第二掩模层。

在上述的半导体装置的形成方法的某些实施例中，上述溅射制程是使用非反应性的离子来施行。

在上述的半导体装置的形成方法的某些实施例中，上述掺杂金属的氮化铝层的上述部分的厚度为约至约

前述内文概述了许多实施例的特征，使本技术领域中具有通常知识者可以从各个方面更佳地了解本公开。本技术领域中具有通常知识者应可理解，且可轻易地以本公开为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。