本发明实施例是关于半导体元件及制造方法，更精确的是关于结合了石墨烯阻障层的半导体内连接结构。
背景技术：
：半导体集成电路(integratedcircuit,ic)产业经历了指数成长。集成电路材料及设计的科技进步产生了许多世代的集成电路，其中每代具有比前代更小且更复杂的电路。在集成电路的发展过程中，一般来说，功能密度(functionaldensity)(如每单位晶片面积的内连接元件的数量)提升，而几何尺寸(可以使用制程制造的最小组件或线)减小。这种缩小的过程一般通过增加生产效率及降低相关成本来提供优点。技术实现要素：根据本揭露的一方面，半导体结构包含基材、金属层、介电层、开口、石墨烯阻障层及导电层。金属层形成于基材上。介电层形成于金属层之上。开口形成于介电层中，并暴露介电层的表面及金属层的一部分。石墨烯阻障层形成于介电层的表面及金属层的一部分上。导电层形成于开口中及石墨烯阻障层上。附图说明当结合随附附图阅读时，自以下详细描述将很好地理解本揭露。应强调，根据工业中的标准实务，各特征并非按比例绘制且仅用于说明的目的。事实上，为了论述清晰的目的，可任意增加或减小特征的尺寸。图1a-2d绘示根据本揭露的一些实施例使用双镶嵌制程形成部分形成的半导体内连接结构的剖面图；图3绘示根据本揭露的一些实施例，在沉积非晶碳层之后，部分形成的半导体内连接结构的剖面图；图4绘示根据本揭露的一些实施例，在沉积导电层于沟槽及导孔区域之后，部分形成的半导体内连接结构的剖面图；图5a、图5a(a)-(c)、图5b绘示根据本揭露的一些实施例，在退火制程中及之后，部分形成的半导体内连接结构的剖面图；图6为根据本揭露的一些实施例，部分形成的半导体内连接结构的剖面图，其示出多个半导体层及内连接结构；图7为根据本揭露的一些实施例，在沉积预填充层于导孔之后，部分形成的半导体内连接结构的剖面图；图8为根据本揭露的一些实施例，在沉积非晶碳层及导电层于沟槽之后，部分形成的半导体内连接结构的剖面图；图9为根据本揭露的一些实施例，在退火非晶碳层以形成石墨烯阻障层之后，部分形成的半导体内连接结构的剖面图；图10为根据本揭露的一些实施例，部分形成的半导体内连接结构的剖面图，其示出了多个半导体层及内连接结构；图11为根据本揭露的一些实施例，使用非晶碳层在半导体内连接结构中形成石墨烯阻障层的例示性方法的流程图。具体实施方式以下揭示内容提供许多不同实施例或示例，用于实施本揭露的不同特征。下文描述组件及排列的特定实例以简化本揭露书的内容。当然，该等实例仅为示例且并不意欲为限制性。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭露可在各实例中重复元件符号及/或字母。此重复本身并不指示所论述的各实施例及/或配置之间的关系。进一步地，为了便于描述，本文可使用空间相对性用语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性用语意欲包含元件在使用或操作中的不同定向。装置可经其他方式定向(旋转90度或处于其他定向)且因此可同样解读本文所使用的空间相对性描述词。本文所用的用语“标称”是指在产品或制程的设计阶段期间设置的组件或制程步骤的特性或参数的期望值或目标值，以及高于和/或低于所需值的一范围的值。值的范围通常由于制造过程或公差的会有轻微变化。本文所用的用语“基本上”是指给定量的值变化±5％。本文所用的用语“约”是指给定量的值变化±10％。集成电路制程的前段制程(frontendofline,feol)及后段制程(backendofline,beol)之间的半导体内连接制程包含在前金属介电层(pre-metaldielectric,pmd)(如二氧化硅(sio2))中形成开口的金属化制程，以及使用金属(如钨(w))填补这些开口的制程。金属化制程可以通过镶嵌制程(damasceneprocess)完成。镶嵌制程广泛的被应用在集成电路的制造上。镶嵌制程可以通过在介电层中切割沟槽并用金属填补这些沟槽来产生内连接架构。多余的金属可以抛光。镶嵌制程可以包含在介电层中切割沟槽及/或导孔再将导电材料填补至这些沟槽及/或导孔中以形成内连接结构。镶嵌制程的其中一个示例为双镶嵌制程(dualdamasceneprocess)，其在介电层中形成沟槽及导孔，并且沉积导电材料于两者中。双镶嵌制程可以包含多个图案化及蚀刻步骤，举例来说，例如第一图案化/蚀刻步骤在介电层内形成导孔以提供与底层金属层的电性连接，以及第二图案化/蚀刻步骤形成导电线需要的沟槽。两个图案化/蚀刻步骤可以用不同的顺序执行，举例来说，例如(i)先形成沟槽，再形成导孔，或(ii)先形成导孔再形成沟槽。双镶嵌制程也可以是使用蚀刻停止层的自对准双镶嵌制程(self-aligneddualdamasceneprocess)。金属例如铜(cu)可以用于镶嵌制程中沟槽及导孔的大量填充的内连接金属，因为它们具有比钨低的电阻。然而，在铜与许多常见的绝缘介电材料之间，例如氧化硅及含氧聚合物，铜会氧化或扩散。举例来说，沉积于氧化物上的铜可能会在接近200℃时形成氧化铜。此外，在高温制程中，铜会通过聚酰亚胺材料扩散，导致铜及聚酰亚胺材料的腐蚀。这种腐蚀会导致元件丧失粘附、分层、空隙及故障。为了避免金属扩散及氧化，使用难熔金属的阻障层可以加入镶嵌制程中。材料像是氮化钛(tin)、氮化钽(tan)或其它含有难熔金属的氮化物可以用于阻障层。另外，其他可以防止铜扩散或氧化、提升粘附及具有合适电性特性的材料也可以用于阻障层。阻障层可以使用物理气象沉积(physicalvapordeposition,pvd)为基础的技术沉积，其依据宽高比提供底部及侧壁的覆盖厚度。另外一个沉积阻障层的方法的示例为原子层沉积(atomiclayerdeposition,ald)。举例来说，tan可以使用ald沉积，在接触的区域提供共形的阻障。随着科技进步，集成电路的特征是相较于前一世代元件降低尺寸。当元件的几何尺寸缩小，金属内连接的尺寸也随之减小。阻障层的厚度减小以减少由于较小的接触面积导致的电阻增加以及维持元件的可靠度。石墨烯或以石墨烯为基础的材料提供化学稳定度及可靠度，并且可以做为效果良好的阻障层，避免导孔或金属内连接结构中的金属扩散或氧化。举例来说，基于石墨烯的阻障层可以作为在前段制程及后段制程之间的金属内连接中的接触开口的侧壁或底部上合适的阻障层。而且，可以通过薄层状石墨烯材料最小化本体厚度，其可以允许在不牺牲元件效能的情况下进一步缩小元件尺寸。因此，对于侵略性的设计规则(aggressivedesignrule)(例如低于5nm)，应用合适的以石墨烯为基础的材料于金属内连接结构的阻障层可以产生尺寸更小、更高效能低功耗的元件。根据本揭露的各种实施例，提供了使用热退火金属催化剂表面上的非晶碳层(amorphouscarbonlayer)以形成石墨烯阻障层的机制。为了形成石墨烯阻障层，非晶碳层可以形成于半导体结构的开口的暴露表面上。导电金属层沉积于开口中及非晶碳层上。在退火制程期间，非晶碳层中的碳原子通过热分解及表面扩散形成碳簇(carbonclusters)于金属/半导体界面。碳簇在介面扩散及碰撞，发生碳-碳偶合反应并形成石墨烯阻障层。石墨烯阻障层可以含有一或多层的石墨烯。形成薄的石墨烯阻障层最大化了开口中导电材料的体积。因此，导电金属层被石墨烯阻障层覆盖，石墨烯阻障层可以避免导电材料的扩散或氧化，进而防止金属氧化物形成于半导体内连接结构的导电金属层中及周围。根据本揭露的各种实施例，使用非晶碳层形成半导体内连接结构中的石墨烯阻障层提供了优于其他情况的优点：(i)较低的片电阻(sheetresistance)，因为使用薄的石墨烯层最大化了内连接结构中导电材料的体积；(ii)元件可靠度提升，因为基于石墨烯的阻障层阻止与阻障层接触的层之间的扩散及反应；(iii)可以通过调整非晶碳层的厚度来控制石墨烯阻障层的厚度；(iv)由于石墨烯阻障层的化学稳定度及可靠度，改善了元件可靠度。根据一些实施例，图1a-1d绘示以“先沟槽再导孔”的顺序使用双镶嵌制程形成的部分形成的半导体内连接结构的各种视图。可以在半导体内连接结构中形成多于一对导孔和沟槽。图1a为根据本揭露的一些实施例，在沟槽形成之后，部分形成的半导体内连接结构100的剖面图。部分形成的半导体内连接结构100可以包含基材102、导电内连接层103、第一蚀刻停止层104、第二蚀刻停止层106、第一介电层108以及第二介电层110。沟槽111形成于第二介电层110中。在一些实施例中，半导体内连接结构100可以包含封盖层、其它蚀刻停止层、其它介电层和/或其它合适的材料。根据一些实施例，基材102可以为硅基材。在一些实施例中，基材102可以为(i)另一种半导体，例如锗；(ii)半导体化合物，包含碳化硅(siliconcarbide)、砷化镓(galliumarsenide)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)、砷化镓磷化物(galliumarsenidephosphide,gaasp)、砷化铝砷(aluminumindiumarsenide,alinas)、砷化铝镓(aluminumgalliumarsenide,algaas)、砷化铟镓(galliumindiumarsenide,gainas)、磷化铟镓(galliumindiumphosphide,gainp)、砷化铟镓(galliumindiumarsenidephosphide,gainasp)和/或锑化铟(indiumantimonide)；(iii)合金半导体，包含硅锗；或(iv)上述的组合。在一些实施例中，基材102可以为绝缘体上半导体(semiconductoroninsulator,soi)。在一些实施例中，基材102可以为磊晶材料。导电内连接层103可以为半导体元件的主动区域或嵌在基材102中的导电层。在一些实施例中，导电内连接层103可以嵌在介电结构105中。在一些实施例中，导电内连接层103可以为金属层，提供电性连接至集成电路及元件。导电内连接层103的组成可以包含合适的材料，举例来说，例如银(ag)、铝(al)、金(au)、铜(cu)、钌(ru)、钴(co)、镍(ni)、钨(w)、锰(mn)、钼(mo)、钴钨(cow)、钴钨磷(cowp)、其它合适的材料和/或其组合。在一些实施例中，基材102可以包含处理后的集成电路晶圆，例如包含多个晶体管，配置为互补式金属氧化物半导体(complementarymetal-oxide-semiconductor,cmos)电路。这些电路可以包含由各种晶体管、场效晶体管、电容、电阻及内连接构成的逻辑、模拟、射频部件，且为了简化起见，并未绘示于图1a中。在一些实施例中，第一蚀刻停止层104形成于基材102上，可以用于避免基材102及导电内连接层103的蚀刻。第一蚀刻停止层104的组成可以为氮化硅。其他例示性的组成包含氮氧化硅(sioxny)、其它合适的材料和/或其组合。沉积第一蚀刻停止层104可以通过任何合适的制程来达成，举例来说，例如化学气相沉积(chemicalvapordeposition,cvd)、物理气相沉积(physicalvapordeposition,pvd)、原子层沉积(atomiclayerdeposition,ald)、分子束磊晶(molecularbeamepitaxy,mbe)、高密度等离子cvd(highdensityplasmacvd,hdpcvd)、有机金属cvd(metalorganiccvd,mocvd)、远距等离子cvd(remoteplasmacvd,rpcvd)、等离子增强cvd(plasma-enhancedcvd,pecvd)、电镀(plating)、其他合适的方法和/或其组合。在一些实施例中，介电结构105可以由低介电材料制成。在一些实施例中，介电结构105可以由任何合适的介电材料形成，举例来说，例如氧化硅(siox)、有机硅酸盐(sioxcyhz)、碳氧化硅(sioxcy)、碳化硅(sicx)、氮化硅(sinx)和/或其他合适的介电材料。沉积介电结构105可以通过任何合适的制程达成，举例来说，例如cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、其它合适的方法和/或其组合。在一些实施例中，第二蚀刻停止层106形成于第一介电层108上，在形成沟槽111时可以用来提供蚀刻停止并且避免第一介电层108的蚀刻。第二蚀刻停止层106的组成可以类似或不同于第一蚀刻停止层104。举例来说，第二蚀刻停止层106可以为氮化硅、氮氧化硅和/或其它合适的材料。沉积第二蚀刻停止层106可以通过任何合适的制程达成，举例来说，例如cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、电镀、其它合适的方法和/或其组合。第一介电层108是由介电材料形成，且可以由低介电材料形成，举例来说，氧化硅(siox)、有机硅酸盐(sioxcyhz)、碳氧化硅(sioxcy)、碳化硅(sicx)、氮化硅(sinx)和/或其他合适的低介电材料。第一介电层108的介电值可以为约1至约5(例如1至3或1至4)。沉积第一介电层108可以通过任何合适的制程达成，举例来说，例如cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、其它合适的方法和/或其组合。在一些实施例中，第一介电层108的厚度可以为约至约第二介电层110是由介电材料制成，且可以类似或不同于第一介电层108。举例来说，第二介电层110可以由硅氧化物、旋涂玻璃(spin-on-glass)、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氟掺杂硅酸盐玻璃(fluorine-dopedsilicateglass,fsg)、有机硅酸盐、低介电材料和/或其它合适的绝缘材料形成。第二介电层110的介电值可以为约1至约4。沉积第二介电层110可以通过任何合适的制程达成，举例来说，例如cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、其它合适的方法和/或其组合。在一些实施例中，第二介电层110的厚度dt可以为约至约沟槽111是为开口，其垂直延伸穿过第二介电层110，并且可以由合适的制程形成，包含图案化及蚀刻制程。举例来说，可以使用在蚀刻制程期间保护第二介电层110区域的遮罩层来形成沟槽111于第二介电层110中。遮罩层的组成可以包含光阻、硬遮罩和/或其它合适的材料。例示性的硬遮罩包含氮化硅、氧化硅和/或其它合适的材料。图案化制程可以包含形成遮罩层于第二介电层110之上、暴露光阻于图案、进行曝光后烘烤处理(post-exposurebakeprocesses)以及显影光阻以形成由光阻组成的遮罩元件。遮罩元件之后可以在一或多个蚀刻制程形成沟槽于第二介电层110时保护第二介电层110区域。沟槽111可以用干蚀刻制程形成，举例来说，例如反应离子刻蚀(reactiveionetch,rie)和/或其它合适的制程。在一些实施例中，沟槽111可以用湿化学蚀刻制程形成。有许多其它合适的方法可以形成沟槽111于第二介电层110中，而且可能需要一或多个蚀刻制程。继续蚀刻制程直到暴露底层的第二蚀刻停止层106，而形成于第一介电层108上的第二蚀刻停止层106可以提供蚀刻制程的蚀刻终点。在一些实施例中，沟槽111的宽度wt可以为约至约图1b为根据本揭露的一些实施例，在形成导孔之后，部分形成的半导体内连接结构的剖面图。导孔113是为位于沟槽111下的开口，并垂直延伸穿过第一介电层108。导孔113可以由合适的制程形成，包含图案化以及蚀刻制程。在一些实施例中，可以通过在蚀刻制程期间保护第一介电层108区域的遮罩层形成导孔113于由沟槽111暴露的第一介电层108的部分。导孔113可以具有比沟槽111小的横向尺寸。遮罩层的组成可以类似于上述图1a所描述的遮罩层。图案化制程可以包含形成遮罩层于第二介电层110及第二蚀刻停止层106之上、暴露光阻于图案、进行曝光后烘烤处理以及显影光阻以形成由光阻组成的遮罩元件。遮罩元件之后可以在一或多个蚀刻制程形成导孔113于第一介电层108时保护第一介电层108区域。蚀刻制程也可以移除第一蚀刻停止层104及第二蚀刻停止层106，暴露底层的导电内连接层103。蚀刻制程可以为干蚀刻制程，举例来说，例如反应离子刻蚀(reactiveionetch,rie)和/或其它合适的制程。在一些实施例中，导孔113可以用湿蚀刻制程形成。有许多其它合适的方法可以形成导孔113于第一介电层108中，而且可能需要一或多个蚀刻制程。继续蚀刻制程直到暴露底层的导电内连接层103。在一些实施例中，导孔113的宽度wv可以为约至约请参考图1c-1d，根据一些实施例，沟槽111及导孔113可以形成于半导体内连接结构100中，而不需要使用第一蚀刻停止层104及第二蚀刻停止层106。此外，根据一些实施例，第一介电层108及第二介电层110的组成可以是相似的，为了简化起见，仅绘示单一的第一介电层108。图1c为根据本揭露的一些实施例，在沟槽形成之后，部分形成的半导体内连接结构100的剖面图。类似于图1a-1b描述的半导体内连接结构，第一介电层108形成于基材102及导电内连接层103之上。第一介电层108是由介电材料制成，且可以由硅氧化物、旋涂玻璃(spin-on-glass)、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(fluorine-dopedsilicateglass,fsg)、低介电材料和/或其它合适的绝缘材料形成。沉积第一介电层108可以通过任何合适的制程达成，举例来说，例如cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、其它合适的方法和/或其组合。在一些实施例中，第一介电层108的厚度为约至约沟槽111可以用合适的制程形成，包含图案化及蚀刻制程。举例来说，可以通过在蚀刻制程期间保护第一介电层108区域的遮罩层形成沟槽111于第一介电层108中。遮罩层的组成可以类似于上述图1a所描述的遮罩层。图案化制程可以包含形成遮罩层于第一介电层108之上、暴露光阻于图案、进行曝光后烘烤处理以及显影光阻以形成由光阻组成的遮罩元件。遮罩元件之后可以在蚀刻制程时保护第一介电层108区域。在一些实施例中，沟槽111的宽度wt可以为约至约沟槽111可以用干蚀刻制程形成，举例来说，例如反应离子刻蚀(reactiveionetch,rie)和/或其它合适的制程。在一些实施例中，沟槽111可以用湿化学蚀刻制程形成。继续蚀刻制程直到达到沟槽111的标称深度(nominaldepth)，举例来说，例如深度dt可以为约至约沟槽111的深度可以通过调整蚀刻条件控制，举例来说，例如蚀刻时间、腔室压力、气体流速、等离子功率、电压偏差和/或其它合适的参数。图1d为根据本揭露的一些实施例，在导孔形成之后，部分形成的半导体内连接结构100的剖面图。导孔113可以使用合适的制程形成，包含图案化及蚀刻制程。举例来说，可以通过在蚀刻制程期间保护第一介电层108区域的遮罩层形成导孔113于第一介电层108中。遮罩层的组成可以包含光阻、硬遮罩和/或其它合适的材料。其他例示性的组成包含氮化硅、氧化硅和/或其它合适的材料。图案化制程可以包含形成遮罩层于第一介电层108之上、暴露光阻于图案、进行曝光后烘烤处理以及显影光阻以形成由光阻组成的遮罩元件。遮罩元件之后可以在一或多个蚀刻制程形成导孔113于第一介电层108时保护第一介电层108区域。继续蚀刻制程直到暴露底层的导电内连接层103。蚀刻制程可以为干蚀刻制程，举例来说，例如反应离子刻蚀(reactiveionetch,rie)和/或其它合适的制程。在一些实施例中，导孔113可以用湿化学蚀刻制程形成。在一些实施例中，导孔113的宽度wv可以为约至约而深度dv可以为约至约图2a-2d绘示以“先导孔再沟槽”的顺序使用双镶嵌制程制成的部分形成的半导体内连接结构的各种视图。可以在半导体内连接结构中形成多于一对导孔和沟槽。图2a为根据本揭露的一些实施例，在沟槽形成之后，部分形成的半导体内连接结构100的剖面图。半导体内连接结构100可以包含基材102、导电内连接层103、第一蚀刻停止层104、第二蚀刻停止层106、第一介电层108及第二介电层110。为了形成导孔113于第一介电层108中，一部分的第二介电层110亦会被移除。在一些实施例中，半导体内连接结构100可以包含封盖层、其它蚀刻停止层、其它介电层和/或其它合适的材料。基材102、导电内连接层103、第一蚀刻停止层104、第二蚀刻停止层106、第一介电层108及第二介电层110如上述图1a-1d所述。导孔113是为开口，其垂直延伸穿过第一介电层108，并且可以由合适的制程形成，包含图案化及蚀刻制程。在此制程中，因为需要移除一部分的第二介电层110以接近第一介电层108，第一介电层108及第二介电层110的部分皆会被蚀刻。遮罩层形成于第二介电层110之上，并且被图案化以在蚀刻制程期间保护第二介电层110区域，此图案可通过此蚀刻制程转移至第一介电层108。遮罩层的组成可以类似于上述图1a所描述的遮罩层。图案化制程可以包含形成遮罩层于第二介电层110之上、暴露光阻于图案、进行曝光后烘烤处理以及显影光阻以形成由光阻组成的遮罩元件。遮罩元件之后可以在一或多个蚀刻制程移除第二介电层110的暴露部分以形成导孔于第一介电层108时保护第二介电层110区域。导孔113可以用干蚀刻制程形成，举例来说，例如反应离子刻蚀(reactiveionetch,rie)和/或其它合适的制程。在一些实施例中，导孔113可以用湿化学蚀刻制程形成。有许多其它合适的方法可以形成导孔113于第一介电层108中，而且可能需要一或多个蚀刻制程。继续蚀刻制程直到暴露导电内连接层103。在蚀刻制程期间，第一蚀刻停止层104及第二蚀刻停止层106可以使用合适的制程移除，举例来说，例如干蚀刻、湿化学蚀刻和/或其它合适的制程。在一些实施例中，导孔113的宽度wv可以为约至约图2b为根据本揭露的一些实施例，在沟槽形成之后，部分形成的半导体内连接结构100的剖面图。沟槽111是为开口，其垂直延伸穿过第二介电层110。沟槽111可以由合适的制程，包含图案化及蚀刻制程，形成于第二介电层110中及导孔113之上。举例来说，可以通过蚀刻制程期间保护第二介电层110区域的遮罩层形成沟槽111于第二介电层110中。遮罩层的组成可以类似于上述图1a所描述的遮罩层。图案化制程可以包含形成遮罩层于第二蚀刻停止层106之上、暴露光阻于图案、进行曝光后烘烤处理以及显影光阻以形成由光阻组成的遮罩元件。遮罩元件之后可以在一或多个蚀刻制程形成导孔113于第一介电层108时保护第一介电层108区域。此蚀刻制程亦可以移除第一蚀刻停止层104及第二蚀刻停止层106，暴露底层的导电内连接层103。蚀刻制程可以为干蚀刻制程，举例来说，例如反应离子刻蚀(reactiveionetch,rie)和/或其它合适的制程。在一些实施例中，导孔113可以用湿化学蚀刻制程形成。有许多其它合适的方法可以形成导孔113于第一介电层108中，而且可能需要一或多个蚀刻制程。继续蚀刻制程直到暴露导电内连接层103。在一些实施例中，沟槽111的宽度wt可以为约至约请参考图2c-2d，根据一些实施例，沟槽111及导孔113可以形成于半导体内连接结构100中，而不使用第一蚀刻停止层104及第二蚀刻停止层106。此外，根据一些实施例，第一介电层108及第二介电层110可以有相似的组成，为了简化起见，仅绘示单一第一介电层108。图2c为根据本揭露的一些实施例，在沟槽形成之后，部分形成的半导体内连接结构100的剖面图。类似于图2a-2b描述的半导体内连接结构，第一介电层108形成于基材102及导电内连接层103之上。导孔113可以用合适的制程形成，包含图案化及蚀刻制程。举例来说，可以通过蚀刻制程期间保护第一介电层108区域的遮罩层形成导孔113于第一介电层108中。遮罩层的组成可以包含光阻、硬遮罩和/或其它合适的材料。其他例示性的组成包含氮化硅、氧化硅和/或其它合适的材料。图案化制程可以包含形成遮罩层于第一介电层108之上、暴露光阻于图案、进行曝光后烘烤处理以及显影光阻以形成由光阻组成的遮罩元件。遮罩元件之后可以在蚀刻制程时保护第一介电层108区域。在一些实施例中，导孔113的宽度wv可以为约至约导孔113可以用干蚀刻制程形成，举例来说，例如反应离子刻蚀(reactiveionetch,rie)和/或其它合适的制程。在一些实施例中，导孔113可以用湿化学蚀刻制程形成。此蚀刻制程继续直到暴露导电内连接层103。图2d为根据本揭露的一些实施例，在沟槽形成之后，部分形成的半导体内连接结构100的剖面图。沟槽111可以用合适的制程形成，包含图案化及蚀刻制程。举例来说，沟槽111可以通过蚀刻制程期间保护第一介电层108区域的遮罩层形成于第一介电层108中及导孔113之上。遮罩层的组成可以类似于上述图1a所描述的遮罩层。图案化制程可以包含形成遮罩层于第一介电层108之上、暴露光阻于图案、进行曝光后烘烤处理以及显影光阻以形成由光阻组成的遮罩元件。遮罩元件之后可以在一或多个蚀刻制程形成沟槽111于第一介电层108时保护第一介电层108区域。继续蚀刻制程直到达到沟槽111的标称深度(nominaldepth)，举例来说，例如深度dt可以为约至约沟槽111的深度dt可以通过调整蚀刻条件控制，举例来说，例如蚀刻时间、腔室压力、气体流速、等离子功率、电压偏差和/或其它合适的参数。蚀刻制程可以为干蚀刻制程，举例来说，例如反应离子刻蚀(reactiveionetch,rie)和/或其它合适的制程。在一些实施例中，沟槽111可以用湿化学蚀刻制程形成。在一些实施例中，沟槽111的宽度wt可以为约至约在建立图1b及图1d或图2b及图2d所描述的部分形成的半导体内连接结构的电性连接之前，可以在沉积导电材料于沟槽111和导孔113中之前形成非晶碳层。在一些实施例中，具有标称厚度的石墨烯阻障层可以通过使用在半导体内连接结构的暴露表面上的非晶碳层形成。使用如图1b及图1d或图2b及图2d所描述的结构，根据本揭露的一些实施例的制程，可以通过热退火形成于金属表面的非晶碳层引入石墨烯阻障层至半导体内连接结构中。此处描述的结构为例示性的，且石墨烯阻障层可以被引入至任何合适的半导体结构。图3-6提供使用非晶碳层形成石墨烯阻障层的部分形成的半导体内连接结构的制程的各种视图。此处提供的制程是为例示性的，并且可以执行在附图中未示出的根据本揭露的替代制程。附图中的各种特征并未依照比例绘制。事实上，为了说明和讨论的清楚，这些各种特征的尺寸是任意增加或减少的。如上所述，石墨烯或基于石墨烯的材料提供化学稳定性及可靠度，并且可以为有效的阻障层，其可以避免导孔或金属内连接结构中的金属扩散或氧化。通过薄层状基于石墨烯的材料制成的最小化本体厚度可以进一步降低元件尺寸，而不会牺牲元件性能。对于侵略性的设计规则(aggressivedesignrule)(例如低于7nm或低于5nm或更甚者)，应用合适的基于石墨烯的材料于金属内连接结构的阻障层可以产生尺寸更小、更高效能低功耗的元件。图3为根据本揭露的一些实施例，在沉积非晶碳层之后，部分形成的半导体内连接结构100的剖面图。如图3所示，非晶碳层306沉积于部分形成的半导体内连接结构100的暴露的表面之上，包含第一介电层108及导电内连接层103的暴露表面上，其中半导体内连接结构100如图1d及图2d所描述。非晶碳层306亦可以沉积于第一介电层108的水平平面301之上。非晶碳层306可以使用任何合适的制程沉积，举例来说，例如旋涂(spin-on)、cvd、pecvd、ald、等离子增强ald(plasma-enhancedald,peald)和/或其他合适的制程。非晶碳层306的制程温度可以为室温至约1250℃。在一些实施例中，根据半导体内连接结构和/或嵌入式元件的热预算(thermalbudget)，制程温度可以为室温至约450℃。可以通过选择不同的沉积参数达到非晶碳层306的标称厚度，沉积参数可例如为沉积时间、气体浓度、腔室压力和/或其他合适的参数。非晶碳层306的标称厚度可以为约至约图4为根据本揭露的一些实施例，在沉积导电层于沟槽及导孔区域之后，部分形成的半导体内连接结构100的剖面图。如图4所示，导电层402填充沟槽111及导孔113。导电层402形成于沟槽111中，其可以为电性连接至导电内连接层103的导电线。在一些实施例中，导电层402的组成包含合适的金属，举例来说，例如铁(fe)、银(ag)、铝(al)、金(au)、铜(cu)、钌(ru)、钴(co)、镍(ni)、钨(w)、锰(mn)、钼(mo)、钴钨(cow)、钴钨磷(cowp)、其它合适的材料和/或其组合。导电层402可以通过任何合适的填充制程沉积，举例来说，例如无电沉积(electrolessdeposition,eld)、电化学沉积(electro-chemicalplating,ecp)、cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、其它合适的方法和/或其组合。导电层402的制程温度可以低于425℃，且高于约室温。在一些实施例中，填充制程可以为由下而上的电镀制程，其中导电层从导孔113的底部开始成长，并且向上进行直到沟槽111及导孔113被填满。在一些实施例中，导电层402可以使用合适的电化学电镀制程形成。在一些实施例中，电镀制程可以为无电镀(electrolessplating)制程，其具有使用甲醛或乙醛酸做为还原剂的化学浴。此化学浴亦可以包含铜有机化合物溶剂。在形成导电层402之前，可以在沟槽111及导孔113内的非晶碳层306的表面上形成具有与导电层402相同或不同的材料的晶种层(seedlayer)。晶种层可以通过合适的制程形成，举例来说，例如cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、其他合适的方法和/或其组合。在一些实施例中，导孔111中的导电层402可能会有过填充(overfill)的情形，其形成导电层402的多余部分高于第一介电层108的水平平面301。在沉积导电层402之后，半导体内连接结构100的上表面可以使用合适的制程平坦化。非晶碳层306及导电层402形成高于第一介电层108的水平平面301的多余部分可以通过合适的制程移除，例如干蚀刻、湿蚀刻、反应离子刻蚀和/或其他蚀刻方法。任何其他合适的方法可以替换使用，举例来说，例如化学机械平坦化(chemicalmechanicalpolishing,cmp)制程，亦可以平坦化第一介电层108、非晶碳层306及导电层402的表面。在一些实施例中，可以执行cmp制程以移除导电层402的多余部分，随后进行蚀刻制程以移除部分的非晶碳层306。图5a-5b是根据本揭露的一些实施例，在退火制程期间及之后，部分形成的半导体内连接结构100的剖面图。在一些实施例中，石墨烯阻障层可以形成于碳源(carbonsource)的位置，举例来说，例如非晶碳层。图5a是根据本揭露的一些实施例，退火制程501期间的部分形成的半导体内连接结构100的剖面图。退火温度可以为约200℃至约1250℃。在一些实施例中，退火温度可以为约200℃至约450℃。根据一些实施例，退火制程501可以在各种温度下经由多个退火步骤而达成。举例来说，退火制程501可以包含退火步骤501a-501c。多个退火步骤可以包含在约200℃、300℃、400℃或其他合适的温度下执行的退火步骤。举例来说，如图5a(a)所示，第一退火步骤501a可以在200℃下执行300秒。如图5a(b)所示，第二退火步骤501b可以在300℃下执行约300秒。如图5a(c)所示，第三退火步骤501c可以在400℃下执行60秒。可以使用更少或更多的退火步骤。在一些实施例中，退火制程501可以为多步骤退火制程，其包含预加热步骤(pre-heatingsteps)、稳定加热步骤(stableheatingsteps)、冷却步骤(coolingsteps)、其他合适的步骤和/或其组合。举例来说，第一退火步骤可以为预加热步骤，其将半导体内连接结构100从室温加热至一个稳定的温度。可以根据制造需求决定温度增加的速度，例如元件热预算及耐热性。第二退火步骤可以为稳定加热步骤，其可以在约400℃下执行约600秒。稳定加热步骤的温度及时间是取决于将非晶碳层热转变为石墨烯阻障层所需的热能，其可以根据非晶碳层的结构而改变。第三退火步骤可以为冷却步骤，其将半导体内连接结构100冷却至预期的温度，举例来说，例如室温。在一些实施例中，退火制程501亦可以为单步骤退火制程。根据一些实施例，单步骤退火制程的温度可为约200℃、300℃、400℃或其他合适的温度。在一些实施例中，较高的退火温度可以产生具有较佳结晶品质的石墨烯阻障层。根据一些实施例，退火制程501可以执行不同长度的时间，举例来说，约30秒至约300秒。举例来说，多步骤退火制程的每个步骤可以执行相同或不同的时间。举例来说，三步骤退火制程的每个退火步骤可以依序执行约300秒、300秒及60秒。根据一些实施例，单步骤退火制程的退火时间可以为任何合适的时间，举例来说，例如600秒。在一些实施例中，可以使用30分钟的退火时间以达成热平衡。退火制程501可以包含任何合适的制程，举例来说，例如等离子加热(plasmaheating)、红外线加热(infra-redheating)、灯加热(lampheating)、传统烘烤(traditionalbaking)、其它合适的退火方法和/或其组合。在退火制程501使非晶碳层石墨化的时候，接触非晶碳层306的导电层402的金属表面作为催化剂表面(catalystsurface)。石墨化制程包含使非晶碳层在温度上升时热分解，并释出碳原子。在冷却过程中，当导电层402的金属表面达到碳原子的固溶度(solidsolubility)极限时，碳原子扩散进入金属层，并沉淀成为碳簇。此形成的碳簇可以包含，举例来说，5原子碳簇或6原子碳簇，并形成于非晶碳层306的位置。脱氢制程亦可以帮助碳簇的形成，其取决于催化剂反应物的存在，例如氢原子或氧原子。碳簇可以通过碳-碳偶合反应形成石墨烯层，举例来说，例如碳簇-碳簇碰撞。如图5b所示，在退火制程501之后，石墨烯阻障层506形成于非晶碳层306的位置。石墨烯阻障层可以含有一或多层的石墨烯。石墨烯层的数量或石墨烯层的厚度可以通过改变初始沉积的非晶碳层的厚度来控制。因此，石墨烯层的厚度可以达到较大范围。举例来说，通过选择标称非晶碳层厚度约至约石墨烯阻障层的厚度可以为约至约在一些实施例中，石墨烯阻障层可以具有小于的厚度。在一些实施例中，非晶碳层的厚度可以与石墨烯阻障层的厚度成比例。举例来说，这些厚度基本上是类似的。图6为根据本揭露的一些实施例，部分形成的半导体内连接结构的剖面图，其示出多个半导体层及内连接结构。任何合适的结构可以并入或连接到半导体内连接结构100以提供额外的电性连接，举例来说，具有石墨烯阻障层的额外的导电和内连接结构。举例来说，导电结构611包含导电层403及石墨烯阻障层507，导电结构611可以形成于第一介电层108中。在一些实施例中，导电结构611可以为导电线，其使用如图1a-1d及图5a-5b所描述的制程形成。形成导电结构611的制程可以包含形成沟槽于第一介电层108、沉积非晶碳层于沟槽中、沉积导电层403及退火非晶碳层以形成石墨烯阻障层507。此外，第一层间蚀刻停止层604及第二层间蚀刻停止层605和隔离层608可以依序形成于第一介电层108的水平平面301之上。在一些实施例中，第二层间蚀刻停止层604并非形成于半导体内连接结构100中。对应的第一层间蚀刻停止层604及第二层间蚀刻停止层605的组成可以类似或不同于对应的第一蚀刻停止层104及第二蚀刻停止层106。举例来说，一或多层的蚀刻停止层604可以为氮化硅、氮氧化硅和/或其它合适的材料。对应的第一层间蚀刻停止层604及第二层间蚀刻停止层605的沉积可以通过合适的制程达成，举例来说，例如cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、电镀、其他合适的方法和/或其组合。对应的第一层间蚀刻停止层604及第二层间蚀刻停止层605可以用于保护第一介电层108以及后续制程形成的结构。在一些实施例中，由于蚀刻的高选择性，不需要蚀刻停止层。在一些实施例中，隔离层608可以为层间介电层(inter-layerdielectric,ild)或金属间介电层(inter-metallizationdielectric,imd)。隔离层608的组成可以为介电材料，举例来说，例如二氧化硅(sio2)、氮化硅(sin)、磷硅玻璃(phosphosilicateglass,psg)、硼磷硅酸盐玻璃(borophosphosilicateglass,bpsg)、fsg、碳氧化硅(sioxcy)、旋涂玻璃(spin-on-glass)、旋涂聚合物(spin-on-polymers)、硅碳材料、其化合物、其复合材料或其组合等。隔离层608可以通过合适的业界已知的方法形成，例如旋涂(spinning)、cvd、pecvd、其它合适的方法和/或其组合。值得注意的是，隔离层608包含多个嵌有金属内连接的介电层。在一些实施例中，使用图3-5b描述的方法形成石墨烯阻障层覆盖金属内连接。举例来说，第二内连接结构可以通过形成导孔或沟槽结构610于隔离层608中、沉积非晶碳层于隔离层608的暴露表面上以及填充导电层602于导孔或沟槽结构610而形成。导孔或沟槽结构610可以使用任何合适的制程形成，举例来说，例如图案化制程、蚀刻制程和/或其组合。继续隔离层608的蚀刻制程直到暴露一部分的底层的对应的第一层间蚀刻停止层604及第二层间蚀刻停止层605。在形成导孔或沟槽结构610的期间或之后，可以移除对应的第一层间蚀刻停止层604及第二层间蚀刻停止层605的暴露部分。如图3的描述，非晶碳层可以使用类似于非晶碳层306的沉积方法沉积于隔离层608的暴露表面。导电层602接着沉积于非晶碳层之上。在一些实施例中，导电层602沉积于导孔或沟槽结构610中。在一些实施例中，导电层602沉积于非晶碳层的水平平面之上。导电层602的组成及沉积方法可以类似或不同于图4描述的导电层402的组成及沉积方法。使用导电层602的表面作为催化剂表面，退火制程可以使用如图3-5b描述的方法由非晶碳层形成石墨烯阻障层606。因此，可以形成第二内连接结构以提供导电层602与导电结构611的导电层403之间的电性连接。图7为根据本揭露的一些实施例，在沉积预填充层于导孔之后，部分形成的半导体内连接结构100的剖面图。双镶嵌金属化制程中的导孔及沟槽的较大的深宽比(aspectratios)会导致电化学电镀制程的困难，举例来说，沟槽或导孔内空隙(voids)的形成。可以使用导孔预填充制程以减少双镶嵌金属层的空隙形成，举例来说，例如半导体内连接结构的导孔。在使用电化学电镀制程形成导电层之前，可以选择性沉积预填充层以填充导孔，因此避免了导孔的空隙形成。导电层接着沉积于沟槽中。因此，预填充层及导电层可以分别被认为是导孔填充层和沟槽填充层。如图7所示，沉积预填充层702以填充部分形成的半导体内连接结构100的导孔113，半导体内连接结构100如图1d或图2d所绘示。预填充层702的组成可以包含银(ag)、金(au)、铜(cu)、钌(ru)、钴(co)、镍(ni)、钨(w)、锰(mn)、其它合适的材料和/或其组合。预填充层702可以通过任何合适的制程形成，举例来说，例如无电沉积(electrolessdeposition,eld)、cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、其他合适的方法和/或其组合。在一些实施例中，导孔113及预填充层702可以通过沉积第一介电层108于介电结构105之上、形成导孔113于第一介电层108中以及沉积预填充层702而形成。在一些实施例中，由于不同表面的培养(incubation)，预填充层702可以选择性沉积于导孔113中。此选择性可以通过任何合适的方法调整，举例来说，例如表面催化反应(surfacecatalyticreaction)、成核位置(nucleationsites)、表面的亲水/疏水性质、其它合适的因素和/或它们的组合。举例来说，沉积预填充层的ald或cvd制程中使用的前驱物与基材表面产生化学反应，而不同化学反应可以导致不同的沉积速率。在一些实施例中，金属表面的催化效应可以增加前驱物沉积于金属表面的速率，而疏水性表面可以抑制前驱物沉积。在另一个示例中，前驱物的化学官能基在表面之间具有不同的成核(nucleation)，导致成长选择性(growthselectivity)。因此，预填充层702可以通过先形成于暴露的金属表面，再自下而上选择性沉积于至少一部分的导孔113中。在一些实施例中，预填充层702的上表面可以高于或低于导孔113与沟槽111之间的介面。举例来说，在导孔113中的预填充层702可能过填充，而使一部分的预填充层702形成于沟槽111中。在一些实施例中，预填充层702沉积直到其上表面与导孔113与沟槽111之间的介面共平面。预填充层702的厚度可以通过沉积制程的时间控制，较长的沉积时间可以导致较厚的沉积材料。在一些实施例中，可以在沉积制程期间添加化学添加物，以进一步控制沉积速率及沉积材料的厚度。图8为根据本揭露的一些实施例，在沉积非晶碳层及导电层于沟槽之后，部分形成的半导体内连接结构100的剖面图。如图8所示，非晶碳层806沉积于预填充层702的上表面及沟槽111中第一介电层108的暴露表面之上。类似于图3描述的非晶碳层306，非晶碳层806可以使用类似的沉积制程沉积，举例来说，例如旋涂、cvd、pecvd、ald、peald和/或其它合适的方法。非晶碳层806的标称厚度可以通过选择不同的沉积参数达到，其可以为约至约在一些实施例中，非晶碳层806可以沉积于第一介电层108的上水平表面。根据一些实施例，在沉积预填充层702之前，非晶碳层806亦可以沉积于导孔113中。导电层804接着沉积于非晶碳层806之上，以填充沟槽111。预填充层702及导电层804可以为相同或不同的材料。举例来说，预填充层702及导电层804的组成皆可以包含铜，或它们的组成可以包含银(ag)、铝(al)、金(au)、铜(cu)、钌(ru)、钴(co)、镍(ni)、钨(w)、锰(mn)、钼(mo)、钴钨(cow)、钴钨磷(cowp)、铱(ir)、锇(os)、其它合适的材料和/或其组合。在一些实施例中，导电层804可以使用类似于图4描述的沉积导电层402的沉积方法形成。在一些实施例中，沟槽111的导电层804可能会过填充，导致形成导电层804的多余部分高于第一介电层108的水平平面801。在沉积导电层804之后，半导体内连接结构100的上表面可以使用合适的制程平坦化。高于第一介电层108的水平平面801的导电层804及非晶碳层806的多余部分可以使用合适的制程移除，例如干蚀刻、湿蚀刻、反应离子刻蚀和/或其他蚀刻方法。任何其他合适的方法可以替换使用，举例来说，例如cmp制程。图9为根据本揭露的一些实施例，在退火非晶碳层以形成石墨烯阻障层之后，部分形成的半导体内连接结构100的剖面图。如图9所示，根据一些实施例，石墨烯阻障层906可以形成于碳源的位置，举例来说，非晶碳层806。石墨烯阻障层906的形成可以类似于图5a-5b所描述的石墨烯阻障层506的形成。接触非晶碳层806的导电层804的金属表面在退火制程期间作为催化剂表面，以使非晶碳层石墨化。石墨烯层的数量或石墨烯阻障层906的厚度可以通过改变初始沉积的非晶碳层806的厚度来控制。在一些实施例中，石墨烯阻障层可以具有小于的厚度。在一些实施例中，非晶碳层的厚度可以与石墨烯层的厚度成比例，举例来说，这些厚度基本上是类似的。在形成石墨烯阻障层906之后，预填充层702及导电层804皆可以电性连接至导电内连接层103。根据一些实施例，表面801的平坦化制程可以在如图8的退火制程之前进行，或是在形成石墨烯阻障层906之后进行。退火制程可以类似于图5a-5b描述的退火制程。图10为根据本揭露的一些实施例，部分形成的半导体内连接结构100的剖面图，其示出了多个半导体层及内连接结构。类似于图6所描述的结构，覆盖着石墨烯阻障层的额外的导电及内连接结构可以并入或连接至图9的半导体内连接结构100，以提供额外的电性连接。举例来说，导电结构611可以形成于包含导电层403及石墨烯阻障层507的第一介电层108中。此外，第二内连接结构包含导电层602及石墨烯阻障层606，其可以形成于隔离层608中，以提供导电层602及导电结构611的导电层403之间的电性连接。在一些实施例中，石墨烯阻障层606可以通过沉积非晶碳层于隔离层608的暴露表面、沉积导电层602以及退火以形成石墨烯阻障层606而形成，并且可以使用与图3-5b描述的制程类似的方法。在一些实施例中，石墨烯阻障层906、507及606的厚度为约至约图11为根据本揭露的一些实施例，使用非晶碳层及金属催化剂表面在半导体内连接结构中形成石墨烯阻障层的例示性方法1100的流程图。亦可以执行方法1100的其他步骤。此外，方法1100的步骤可以以不同的顺序执行和/或变化。根据一些实施例，在步骤1102，结构及层形成于半导体内连接结构上或其中。基材、导电内连接层、导电层及一或多个介电层的示例如图1a-1d所描述。半导体内连接结构可以包含基材、导电内连接层、导电层及一或多个介电层。如果需要，半导体结构亦可以包含其他层。根据一些实施例，在步骤1104，沟槽及导孔形成于半导体内连接结构中。此二图案化/蚀刻步骤可以以不同顺序执行，举例来说，(i)先沟槽再导孔的顺序，例如前述图1a-1d的制程；或(ii)先导孔再沟槽的顺序，例如前述图2a-2d的制程。双镶嵌制程亦可以为使用蚀刻停止层的自对准双镶嵌制程。半导体内连接结构可以用于连接半导体元件中多层的金属线，并使用镶嵌制程、双镶嵌制程、自对准双镶嵌制程和/或其他合适的方法形成。根据一些实施例，在步骤1106，非晶碳层沉积于半导体内连接结构中。图3描述形成非晶碳层的一个示例，其形成于介电层暴露的表面上。非晶碳层可以沉积于部分形成的半导体结构的暴露表面之上。非晶碳层可以使用任何合适的制程沉积，举例来说，例如旋涂、cvd、pecvd、ald、等离子辅助ald(plasma-enhancedald,peald)和/或其他合适的制程。非晶碳层的制程温度为约室温至约1250℃(例如介于室温及450℃)。非晶碳层的标称厚度可以为约至约根据一些实施例，在步骤1108，导电层沉积于半导体内连接结构的沟槽及导孔中。图4描述沉积导电层的一个示例，其沉积于半导体内连接结构的沟槽及导孔中。导电层填充沟槽及导孔，并且与非晶碳层接触。导电层形成于沟槽中，其可以在石墨烯阻障层形成之后，作为电性连接至导电内连接层的导电线。在一些实施例中，导电层的组成包含合适的金属，举例来说，例如银(ag)、铝(al)、金(au)、铜(cu)、钌(ru)、钴(co)、镍(ni)、钨(w)、锰(mn)、钼(mo)、钴钨(cow)、钴钨磷(cowp)、其它合适的材料和/或其组合。导电层可以通过任何合适的填充制程沉积，举例来说，例如cvd、pvd、ald、mbe、hdpcvd、mocvd、rpcvd、pecvd、电镀、其它合适的方法和/或其组合。可以使用导孔预填充制程以减少双镶嵌金属层的空隙形成，举例来说，例如半导体内连接结构的导孔。图7-8描述导孔预填充制程的一个示例。在使用电化学电镀制程形成导电层之前，可以选择性地沉积预填充层以填充导孔。在一些实施例中，在沉积预填充层之前，先沉积非晶碳层于导孔及沟槽中。在一些实施例中，在沉积预填充层于导孔之后，再沉积非晶碳层于沟槽中。导电层接着沉积于非晶碳层之上以填充沟槽。预填充层及导电层可以为相同或不同的材料。根据一些实施例，在步骤1110，执行退火制程以形成石墨烯阻障层于半导体内连接结构中。图5a-5b描述退火制程的一个示例，其形成石墨烯阻障层于半导体内连接结构中。在一些实施例中，石墨烯阻障层可以形成于碳源的位置，举例来说，非晶碳层。在退火制程期间，接触非晶碳层的导电层的金属表面作为催化剂表面以使非晶碳层石墨化。石墨化制程可以包含非晶碳层在温度上升时热分解、碳原子扩散进入金属层、碳簇沉淀于非晶碳层的位置、碳簇的碳-碳偶合反应以形成石墨烯阻障层。脱氢制程亦可以帮助碳簇的形成，其取决于催化剂反应物的存在，例如氢原子或氧原子。石墨烯阻障层可以含有一或多层的石墨烯层。石墨烯层的数量或形成的石墨烯阻障层的厚度可以通过改变初始沉积的非晶碳层的厚度来控制。因此，石墨烯层的厚度可以达到较大范围。举例来说，通过选择标称非晶碳层厚度约至约石墨烯阻障层的厚度可以为约至约在一些实施例中，石墨烯阻障层可以具有小于的厚度。在一些实施例中，非晶碳层的厚度可以与石墨烯阻障层的厚度成比例，举例来说，这些厚度基本上是类似的。引起石墨化的退火温度为约250℃至约1250℃(例如介于250℃至450℃之间)。根据一些实施例，退火制程的温度可以为，举例来说，200℃、300℃、400℃、500℃或其他合适的温度。根据一些实施例，退火制程可以通过多个不同温度的退火步骤来达成。退火制程可以包含预加热步骤、稳定加热步骤、冷却步骤和/或其他合适的步骤。退火制程可以执行不同长度的时间，举例来说，例如约30秒至约300秒。如果需要，退火时间可以大于300秒。退火制程可以包含任何合适的制程，举例来说，例如等离子加热(plasmaheating)、红外线加热(infra-redheating)、灯加热(lampheating)、传统烘烤(traditionalbaking)、其它合适的退火方法和/或其组合。根据一些实施例，在步骤1112，半导体内连接结构的上表面可以使用合适的制程平坦化。图8描述平坦化制程的一个示例。根据本揭露的各种实施例提供通过热退火位于金属催化剂表面的非晶碳层而形成石墨烯阻障层的机制。为了形成石墨烯阻障层，非晶碳层可以形成于半导体结构的开口的暴露表面上。导电金属层沉积于开口中及非晶碳层之上。在退火制程期间，非晶碳层的碳原子通过热分解及表面扩散形成碳簇于金属/半导体介面。碳簇在介面扩散及碰撞，产生碳-碳偶合反应，并形成石墨烯阻障层。石墨烯阻障层可以包含一或多个石墨烯层。薄的石墨烯可以最大化开口中导电材料的体积。因此，导电金属层被石墨烯阻障层所覆盖，其避免了导电材料的扩散或氧化，进而防止金属氧化物形成于半导体内连接结构的导电金属层中及周围。根据本揭露的各种实施例，使用非晶碳层形成半导体内连接结构中的石墨烯阻障层提供了优于其他情况的优点：(i)较低的片电阻(sheetresistance)，因为使用薄的石墨烯层最大化了内连接结构中导电材料的体积；(ii)元件可靠度提升，因为基于石墨烯的阻障层阻止与阻障层接触的层之间的扩散及反应；(iii)可以通过调整非晶碳层的厚度来控制石墨烯阻障层的厚度；(iv)由于石墨烯阻障层的化学稳定度及可靠度，改善了元件可靠度。在一些实施例中，半导体结构包含基材及形成于基材中的金属层。介电层可以形成于金属层之上，而开口形成于介电层中。开口可以暴露介电层的表面及一部分的金属层。石墨烯阻障层可以形成于暴露的介电层表面及金属层的暴露部分。导电层可以形成于开口中及石墨烯阻障层上。根据本揭露的一实施例，石墨烯阻障层具有约至约的厚度。根据本揭露的一实施例，石墨烯阻障层包含一或多层的石墨烯。根据本揭露的一实施例，开口包含导孔及沟槽。根据本揭露的一实施例，石墨烯阻障层具有小于的厚度。根据本揭露的一实施例，导电层包含第一导电层及第二导电层。根据本揭露的一实施例，第一导电层及第二导电层使用不同的沉积制程形成。根据本揭露的一实施例，第一导电层包含银、铝、金、铜、钌、钴、镍、钨、锰、钼、钴钨、钴钨磷或其合金。根据本揭露的一实施例，第一导电层及第二导电层依序形成于导孔及沟槽中。根据本揭露的一实施例，导电层的上表面与介电层的上表面共平面。在一些实施例中，半导体结构包含导电内连接层及形成于导电内连接层之上的介电层。半导体结构亦包含导孔填充层，其形成于介电层中，并与一部分的导电内连接层接触。沟槽填充层可以形成于介电层中及导孔填充层之上。石墨烯阻障层可以形成于导孔填充层及沟槽填充层之间。石墨烯阻障层亦可以形成于沟槽填充层及介电层之间。根据本揭露的一实施例，石墨烯阻障层具有约小于的厚度。根据本揭露的一实施例，石墨烯阻障层具有约至约的厚度。根据本揭露的一实施例，第一导电层包含银、铝、金、铜、钌、钴、镍、钨、锰、钼、钴钨、钴钨磷或其合金。根据本揭露的一实施例，石墨烯阻障层包含一或多层的石墨烯。在一些实施例中，制作半导体结构的方法包含形成介电层于金属层之上以及形成开口于介电层中。开口暴露介电层的表面及一部分的金属层。非晶碳层可以形成于介电层的暴露表面以及金属层的部分上。导电材料可以形成于非晶碳层上。可以执行退火制程于半导体结构上，以石墨化非晶碳层及形成石墨烯阻障层。根据本揭露的一实施例，非晶碳层具有约至约的厚度。根据本揭露的一实施例，石墨烯阻障层具有约至约的厚度。根据本揭露的一实施例，退火制程执行于低于约450℃的温度中。根据本揭露的一实施例，退火制程包含在约200℃下执行的第一退火步骤、在约300℃下执行的第二退火步骤以及在约400℃下执行的第三退火步骤。应当理解，实施方式的部分，而非本揭露的摘要，旨在用于解释权利要求。本揭露的摘要部分可以阐述所设想的一或多个例示性的实施例，但非全部，因此不应用来限制所附权利要求。上文概述若干实施例或示例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为基础来设计或修改其他制程及结构，以便实施本文所介绍的实施例的相同目的及/或实现相同优点。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。当前第1页12当前第1页12