半导体封装和半导体工艺的制作方法

本公开涉及一种布线结构和一种半导体封装。更具体地说，本发明涉及一种布线结构，其具有伪导电结构以避免布线结构中的导电线发生剥落的风险。

背景技术

根据本公开的一些实施例，可理想的小型化半导体装置。半导体装置的小型化可帮助改进装置性能改进和降低装置制造成本。半导体装置的布线设计中的精细间距技术可帮助小型化半导体装置。精细间距技术涉及导电线的宽度小于约10μm，或小于约3μm。希望导电线的宽度具有此缩放比例。

针对精细导电线的布线设计具挑战性。在布线设计的布局中，布线结构可包括一致密区和至少一个稀疏区。致密区是在给定面积中包含相对较多导电线的区，稀疏区是在给定面积中包含相对较少导电线的区。在布线结构的制造工艺中，在导电线形成之前形成晶种层，该晶种层是通过例如镀覆工艺形成的。在导电线形成之后，由旋涂器执行蚀刻工艺以去除暴露的晶种层。每毫升蚀刻溶液蚀刻掉的金属量是恒定的。因为利用旋涂来蚀刻，所以用于一致密区和至少一个稀疏区中的蚀刻溶液的量也是恒定的。在蚀刻工艺中，基于蚀刻掉晶种层所需的蚀刻溶液的量来确定用于布线结构的蚀刻溶液的量。因此，施加到稀疏区的蚀刻溶液的量可能会过量，且稀疏区中的导电线可能被过度蚀刻且具有较大的临界尺寸(cd)损耗。因此，蚀刻工艺对致密区和稀疏区两者中的导电线具有不同影响。

技术实现要素：

根据本公开的实施例，一种布线结构包括介电层和在所述介电层上的第一图案化导电层。所述介电层具有第一区和第二区。所述第一图案化导电层包括数个导电线和数个伪导电结构。所述导电线中的每一个的宽度小于约10μm。所述数个导电线包括在所述第一区上的第一数目个导电线和在所述第二区上的第二数目个导电线，且所述数个伪导电结构包括在所述第二区上的第一数目个伪导电结构。所述数个伪导电结构与所述数个导电线中的每一个隔离。所述第一数目个导电线具有在所述第一区上的第一面积，且所述第二数目个导电线和所述第一数目个伪导电结构具有在所述第二区上的第二面积。所述第二面积与所述第一面积的比率大于或等于约80％。根据本公开的实施例，所述第二面积的大小与所述第一区的面积的大小的比率大于或等于约52％。根据本公开的实施例，所述第一面积的大小与所述第一区的面积的大小的比率大于或等于约52％。根据本公开的实施例，所述第二数目个导电线具有第三面积，且其中所述第三面积的大小与所述第二区的面积的大小的比率的范围是从约1.4％到约52％。根据本公开的实施例，所述介电层进一步包括m个第三区，其中m是等于或大于14的正整数。根据本公开的实施例，一种半导体封装包括上文提及的布线结构。

附图说明

图1展示在根据布线结构的比较设计蚀刻之前布线结构的俯视图；

图2展示在蚀刻之后图1的布线结构的俯视图；

图3说明根据本公开的一些实施例的被划分成四个区的布线结构；

图4a和4b说明根据本公开的一些实施例的布线结构区域的不同导电线密度；

图5a说明根据本公开的一些实施例的在添加伪导电结构之前布线结构的俯视图，且图5b说明在添加伪导电结构之后图5a的布线结构的俯视图；

图6说明根据本公开的实施例的布线结构的俯视图；

图7说明根据本公开的另一实施例的布线结构的俯视图；

图8说明根据本公开的一些实施例的伪导电结构的各种形状；

图9说明根据本公开的一些实施例的芯片最后囊封的半导体封装；且

图10说明根据本公开的一些实施例的芯片首先囊封的半导体封装。

贯穿图式和详细描述使用共同参考编号来指示相同或相似元件。根据以下结合附图作出的详细描述，本公开将会更清楚。

具体实施方式

图1展示在根据布线结构的比较设计蚀刻之前布线结构10的俯视图。如图1中所展示，布线结构10包括图案化导电层100，图案化导电层100包括多个导电线。多个导电线包含在区1中的第一导电线101和在区2中的第二导电线102。导电线100是精细导电线，且导电线中的每一个具有小于10μm的宽度(d)，例如范围是从约2到3μm，且两个邻近导电线100之间的间距(p)为小于10μm，例如约2μm。举例来说，如图1右侧处的区1和2的放大视图中所展示，在区1中，第一导电线101a的宽度(d1)是约2.85μm且另一个第一导电线101b的宽度(d2)是约2.83μm，且在区2中，第二导电线102a的宽度(d3)是约2.52μm且另一个第二导电线102d的宽度(d4)是约2.61μm，且区2中的间距(p)是约1.55μm。

图2展示在蚀刻之后图1的布线结构的俯视图。参看图1右侧处的区1和2的放大视图，在区1中，第一导电线101a的宽度(d1)变成约1.61μm且另一个第一导电线101b的宽度(d2)变成约1.84μm，且在区2中，第二导电线102a的宽度(d3)变成约2.07μm且另一个第二导电线102d的宽度(d4)变成约2.29μm，且区2中的间距(p)增大到约1.74μm。

在图1和2中，将区1定义为稀疏区且将区2定义为致密区。稍后将论述对稀疏区和致密区选择的细节。如图1和2中所展示，在蚀刻之后布线结构的区1中的第一导电线101的宽度(本文视为临界尺寸cd)减小到小于约2μm。对于此状况，可通过以下等式来计算第一导电线的最大临界尺寸(cd)损耗，表示为百分比损耗：(2.85μm-1.61μm)/2.85μm*100％＝43.5％。根据一些实施例，43.5％的cd损耗显然非常大(几乎50％)，意味稀疏区中的导电线被过度蚀刻，，所述损耗可造成高剥落风险。

图3说明根据本公开的一些实施例的布线结构20。如图3中所展示，将包括图案化导电层的布线结构20划分成(藉由虚线)具有相同面积的四个区：区1、2、3和4。在此绘示的实例中，每一面积的大小设定为光掩模的梭子平面(例如，使用于形成布线结构中)的约0.5％到约3％或为与布线结构20一起包含于半导体封装中之裸片的面积(例如，占据面积或上表面的面积)的约10％到约25％的大小。

如图3中所展示，区1包含9个导电线201，区2包含6个导电线202，区3包含5个导电线203，以及区4包含2个导电线204。区1的导电线密度(s1)大于区2的导电线密度(s2)，区2的导电线密度(s2)大于区3的导电线密度(s3)，区3的导电线密度(s3)大于区4的导电线密度(s4)。换句话说，区1的导电线密度(s1)最大，且区4的导电线密度(s4)最小。根据一些实施例，致密区为区集合中具有最大导电线密度的区。在这种状况下，将区1定义为致密区且将区2到4定义为稀疏区。稍后将论述对区的导电线密度的计算。

图4a和4b说明对布线结构40中的个别区40a和40b的导电线密度计算的两个实例。如图4a中所展示，区40a中仅存在导电线401。所述区40a的长度(l)是约50μm且宽度(w)是约50μm，且导电线401的长度是约50μm且宽度(d)是约2μm。因此，所述区的面积(m)是：m＝l*w＝50μm*50μm＝2,500μm²。导电线的面积(m1)是：a1＝l*d＝50μm*2μm＝100μm²。因此，所述区的导电线密度(s)是：s＝m1/m*100％＝4％。另一方面，不具有导电线的区的面积与面积(m)的比率(r)是：r＝1-s＝96％。

参看图4b中所展示的区40b，导电线402在区中相互平行，且两个邻近导电线402之间的间距(p)是2μm。区40b具有与区40a相同的尺寸，且具有与区40a相同的面积。区40b包括13个导电线。导电线的面积(m1)是：m1＝13*l*d＝13*50μm*2μm＝1,300μm²。因此，区的导电线密度(s)是：s＝m1/m*100％＝52％，且不具有导电线的区的面积与面积(m)的比率(r)是：r＝1-s＝48％。

根据本公开的实施例，如果不具有导电线的区的面积与面积(m)的比率(r)小于96％，那么将所述区定义为稀疏区。本公开的布线设计可应对不具有导电线的区的面积与面积(m)的比率(r)的范围从48％到98.6％。根据一些实施例，落入此范围中的比率(r)是有益的。

图5a说明根据本公开的一些实施例的在添加伪导电结构(例如，无功能导电结构，如不用作为功能电流路径的部分(例如，不电连接至裸片)，但可用作为其他功能，如提供结构支持或间隔)的导电结构)之前布线结构500的俯视图，而图5b说明在添加伪导电结构530之后图5a的布线结构500的俯视图。布线结构500包括介电层510和在介电层510上包括导电线的图案化导电层520。在确定和选定致密区和稀疏区之后，将会把伪导电结构530添加到布线结构500。根据一些实施例，至少一些或全部伪导电结构530与图案化导电层520的导电线中的每一个隔离。也就是说，伪导电结构530与图案化导电层520的导电线之間沒有电连接。

图6说明根据本公开的实施例的布线结构500的俯视图的详图。如图6中所展示，布线结构500包括介电层510和在介电层上包括导电线的图案化导电层520。根据本公开，可将布线结构划分成m*n个区，其中m和n是正整数。在图6中，将布线结构500划分成12(3*4)个区，其包括致密区540和稀疏区550。接着将伪导电结构530添加到布线结构500的稀疏区550。基于图4a和4b中所描述的方法，可计算致密区540的导电线的面积(ad)以及稀疏区550的导电线和伪导电结构530的面积(as)。

根据本公开的一些实施例，稀疏区550的导电线和伪导电结构530的面积(as)与致密区540的导电线的面积(ad)的比率(t)设定为80％或更大。根据此比率，稀疏区550中的伪导电结构530在蚀刻工艺期间将消耗，吸收或否则用掉或分流一些蚀刻溶液(例如，过多的蚀刻溶液)。因此，伪导电结构可提供一些优点，如使得导电线将不会被过度蚀刻，临界尺寸(cd)损耗也会受到控制，及/或布线结构的导电线将会避免剥落风险。此外，导电线的蚀刻均一性公差(u)也将会受到控制。藉由实例说明，计算数个蚀刻速率的蚀刻均一性的一种方法系使用以下的公式：蚀刻均一性＝(最高蚀刻速率)–(最低蚀刻速率)/(2*平均蚀刻速率)。

可设定适当比率(t)的值。另外，根据一些实施例，将导电线的临界尺寸(cd)损耗控制在约10％或10％以下系有益的。根据实验数据，如果比率(t)是约80％，那么导电线的蚀刻均一性公差(u)小于或等于约9％；如果比率(t)是约90％，那么导电线的蚀刻均一性公差(u)小于或等于约6％。对于比率(t)是约100％，导电线的蚀刻均一性公差(u)低于约3％。对于至少一些实施例，设定适当比率(t)以达成此低蚀刻均一性公差(u)是有益的。

图7说明根据本公开的另一实施例的布线结构600的俯视图，其中将布线结构600划分成16(4*4)个区。根据其他实施例，基于设计、使用及/或制造考虑而设定区的数目。举例来说，对于面积是10μm²的布线结构，在假设用导电线填充的情况下，根据工业要求，蚀刻均一性公差(u)是在-10％到10％的范围内，因此，蚀刻均一性公差(u)是：u＝10μm²*20％＝2μm²。如果将布线结构划分成2个相同大小的区，那么每一区的蚀刻均一性公差(u)是：u＝(10μm²/2)*20％＝1μm²；如果将布线结构划分成9个相同大小的区，那么每一区的蚀刻均一性公差(u)是：u＝(10μm²/9)*20％＝0.222μm²；且如果将布线结构划分成16个相同大小的区，那么每一区的蚀刻均一性公差(u)是：u＝(10μm²/16)*20％＝0.125μm²。因此，当提供较多区时，均一性公差(u)会显著改进。区的数目越多，区的导电线密度(s)越准确且布线结构的性能越好。图7中包括16个区的实施例提供在制造成本和改进蚀刻均一性之间的一平衡，根据本公开的一些实施例，此为理想的。

图8说明根据本公开的一些实施例的伪导电结构的各种形状。如图8中所展示，伪导电结构的形状可适当的设定，且举例而言，可包括多边形、圆形、球形、几何形状或字母形状的任何组合。

本公开的布线结构的设计广泛用于半导体封装的领域中。图9说明根据本公开的一些实施例的具有芯片最后囊封的结构的半导体封装700。如图9中所展示，提供布线结构710。举例而言，布线结构710可为本文所述的任何布线结构。将至少一个芯片720安装在布线结构710上。囊封层730囊封至少一个芯片720(例如，倒装芯片型裸片或芯片)以形成半导体封装700。

图10也说明根据本公开的一些实施例的具有芯片首先囊封的结构的半导体封装800。参看图10，提供至少一个芯片820。囊封层830囊封至少一个芯片820。布线结构810在囊封层830上以形成半导体封装800。举例而言，布线结构810可为本文所述的任何布线结构。

根据一些实施例，图9或图10所展示的半导体封装700或800包括在半导体裸片与布线结构710或810之间的底胶。根据半导体封装700或800的一些实施例，导电线是重布层的部分。根据一些实施例，图9或图10所展示的半导体封装700或800包括在所述重布层上的凸块下金属。根据一些实施例，图9或图10所展示的半导体封装700或800包括介电层，其可包括，例如光敏介电材料。根据半导体封装700或800的一些实施例，布线结构710或810进一步包括第二图案化导电层，其中至少一些导电线电连接到所述第二图案化导电层。

如本文中所使用，词语“大体上”、“实质的”、“近似地”及“约”用以描述及说明小变化。当与事件或情形结合使用时，所述词语可指事件或情形明确发生的情况及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，所述词语可指小于或等于彼数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，则可认为所述两个数值“大体上”相同。例如，“大体上”平行可以指相对于0°的角度变化范围，其小于或等于±10°，小于或等于±5°，小于或等于±4°，小于或等于±3°，小于或等于±2°，小于或等于±1°，小于或等于±0.5°，小于或等于±0.1°，或者小于或等于±0.05°。

根据一些实施例的记载，部件提供于另一部件“上”可包含前部件直接在后部件上(例如，实体接触)的情形，以及一或多个介入部件位于前部件与后部件之间的情形。

另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是为便利和简洁起见而使用，且应灵活地理解为不仅包含明确地指定为范围限值的数值，且还包含涵盖在所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。所述说明可能未必按比例绘制。由于制造工艺及公差，本公开中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神和范围。所有此类修改意图在所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。