芯片封装体的制作方法

本发明实施例涉及半导体技术，且特别涉及半导体芯片封装体。

背景技术

半导体集成电路(integratedcircuit，ic)工业已经历了快速成长。半导体制造过程的持续进步使得半导体装置具有更精细的部件(feature)及/或更高整合度。功能密度(即每一芯片区互连的装置数目)增加，同时部件尺寸(即制造过程中所产生的最小的组件)缩小。此元件尺寸微缩化的制程一般来说具有增加生产效率与降低相关费用的益处。

芯片封装体不但提供半导体装置免受环境污染的保护，而且也为封装于其中的半导体装置提供连接界面。目前已经发展使用较小面积或较小高度的较小封装结构来封装半导体装置。

为了进一步改善半导体晶粒的密度和功能性，已发展了新的封装技术。这些相对新型的半导体晶粒封装技术面临制造上的挑战。

技术实现要素：

在一些实施例中，提供芯片封装体，此芯片封装结构包含半导体晶粒；保护层围绕半导体晶粒；界面在半导体晶粒与保护层之间；以及导电层，在保护层和半导体晶粒上方，其中导电层具有第一部分和第二部分，第一部分相较于第二部分靠近半导体晶粒的内部，第一部分直接接触第二部分，第二部分延伸跨过界面，且第二部分具有线宽大于第一部分的线宽。

在一些其他实施例中，提供芯片封装体，此芯片封装结构包含半导体晶粒；保护层围绕半导体晶粒；界面在半导体晶粒与保护层之间；导线形成于保护层和半导体晶粒上方，且导线具有横跨界面部延伸跨过界面，横跨界面部具有扩大的线宽。

在另外一些实施例中，提供芯片封装体，此芯片封装结构包含半导体晶粒；保护层围绕半导体晶粒；界面在半导体晶粒与保护层之间；导电层在保护层和半导体晶粒上方，导电层具有第一部分和第二部分，且第一部分相较于第二部分靠近半导体晶粒的内部，第二部分延伸跨过界面，且第二部分相较于第一部分具有较大的耐应力。

附图说明

根据以下的详细说明并配合说明书附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1a-图1j为依据一些实施例的形成芯片封装体的制程的各种阶段的剖面示意图。

图2为依据一些实施例的形成芯片封装体的制程的中间阶段的部分上视图。

图3为依据一些实施例的形成芯片封装体的制程的中间阶段的部分上视图。

图4a为依据一些实施例的芯片封装体中的导电层的局部上视图。

图4b为依据一些实施例的芯片封装体中的导电层的局部上视图。

附图标记说明：

100承载基板

102粘着层

104基底层

106晶种层

112a、112b、112c、112d导电结构

114半导体基底

116介电结构

118导电元件

120粘着膜

121i内部

121p周边部

122a、122b半导体晶粒

124保护层

125界面

128a、128b、128c介电层

129开口

130a、130b、130c、402导电层

131a第一部分

131b第二部分

131c第三部分

131b1第一部

131b2第二部

132钝化层

134、142导电凸块

170元件

240承载带

403a第一区段

403b第二区段

a1第一距离

a2第二距离

a3距离

c圆角部

c’边缘部分

d1第一伸长方向

d2第二伸长方向

d1’、d2’伸长方向

r晶粒边界区域

w1、w2、w3、w4、w5线宽

具体实施方式

要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本发明。例如，以下的公开内容叙述了将一第一部件形成于一第二部件的上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...的下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。

本发明实施例可应用于三维(threedimensional，3d)封装或三维集成电路(3dic)，也可包含其他部件或制程。举例来说，可包含测试结构来帮助三维封装或三维集成电路的验证测试。举例来说，测试结构可包含形成于重布线层中或基底上的测试垫，以允许三维封装或三维集成电路的测试、探针及/或探针卡和类似物的使用。可对中间结构以及最终结构实施验证测试。此外，本发明实施例公开的结构和方法可与包括已知良好晶粒的中间验证的测试方法结合使用，以增加产率并降低成本。

以下描述本发明的一些实施例。可提供额外的操作于这些实施例所述的阶段之前、这些实施例所述的阶段期间及/或这些实施例所述的阶段之后。在不同的实施例中，可取代或消除所述的一些阶段。可对半导体装置结构增加额外的部件。在不同的实施例中，可取代或消除以下所述的一些部件。虽然在一些实施例中以特定顺序实施操作，但是可以另一逻辑顺序实施这些操作。

图1a-图1j为依据一些实施例的形成芯片封装体的制程的各种阶段的剖面示意图。依据一些实施例，如图1a所示，粘着层102和基底层104沉积或层叠于承载基板100上。

在一些实施例中，承载基板100是用作暂时性的支撑基板。承载基板100可由半导体材料、陶瓷材料、聚合物材料、金属材料、其他合适材料或前述的组合制成。在一些实施例中，承载基板100为玻璃基板。在一些其他实施例中，承载基板100为半导体基底，例如硅晶圆。

粘着层102可由粘胶或贴合材料(例如金属薄片)制成。在一些实施例中，粘着层102感光且通过光照射容易与承载基板100分开。举例来说，使用紫外(ultra-violet，uv)光、红外光或激光光照射承载基板100来与粘着层102分开。在一些实施例中，粘着层102为光热转换(light-to-heat-conversion，lthc)涂层。在一些其他实施例中，粘着层102为为感热的，可使用热操作将粘着层102分开。

在一些实施例中，基底层104为聚合物层或含聚合物层。基底层104可为聚苯并恶唑(polybenzoxazole，pbo)层、聚酰亚胺(polyimide，pi)层、防焊(solderresist，sr)层、ajinomoto公司制造的积层膜(ajinomotobuildupfilm，abf)、晶粒附接膜(dieattachfilm，daf)、其他合适层或前述的组合。在一些实施例中，基底层104包含多个子层。

可对本发明实施例做许多变化及/或修改。在一些其他实施例中，不形成基底层104。

之后，依据一些实施例，如图1a所示，晶种层106沉积于基底层104上方。在一些实施例中，晶种层106由金属材料制成。金属材料可由钛(ti)、钛合金、铜(cu)、铜合金、其他合适的材料或前述的组合制成，或包含前述的材料。在一些其他实施例中，晶种层106包含多个子层。

在一些实施例中，晶种层106通过使用物理气相沉积(physicalvapordeposition，pvd)制程(例如溅镀制程)、化学气相沉积(chemicalvapordeposition，cvd)制程、旋涂制程、其他可应用的制程或前述的组合沉积。

可对本发明实施例做许多变化及/或修改。在一些其他实施例中，不形成晶种层106。

依据一些实施例，如图1b所示，形成导电结构112a、112b、112c和112d。在一些实施例中，导电结构112a、112b、112c和112d包含导电柱。在一些实施例中，每一个导电结构112a、112b、112c和112d具有线性侧壁。在一些实施例中，此线性侧壁大致垂直于基底层104的主要表面。

在一些实施例中，遮罩层(未显示)形成于晶种层106上方，以协助形成导电结构112a-112d。遮罩层具有多个开口暴露出晶种层106的一部分。遮罩层的开口定义出导电结构形成的位置。在一些实施例中，遮罩层由光阻材料制成。

在一些实施例中，导电结构112a-112d由金属材料制成或包含金属材料。金属材料可包含铜、钛、金(au)、钴(co)、铝(al)、钨(w)、其他合适的材料或前述的组合。在一些实施例中，导电结构112a-112d由焊料制成或包含焊料。焊料可包含锡(sn)和其他金属元素。在一些其他实施例中，导电结构112a、112b、112c和112d由不包含锡的金属材料制成。

在一些实施例中，导电结构112a、112b、112c和112d通过使用晶种层106的镀覆制程形成。镀覆制程可包含电镀制程、无电电镀制程、其他可应用的制程或前述的组合。

然而，可对本发明实施例做许多变化及/或修改。在一些其他实施例中，导电结构112a、112b、112c和112d通过使用化学气相沉积(cvd)制程、物理气相沉积(pvd)制程、旋涂制程、其他可应用的制程或前述的组合形成。

之后，依据一些实施例，如图1b所示，移除遮罩层，移除未被导电结构112a-112d覆盖的晶种层106的部分。可使用蚀刻制程来部分地移除晶种层106。在蚀刻晶种层106的期间，导电结构112a-112d可作为蚀刻遮罩。

可对本发明实施例做许多变化及/或修改。在一些其他实施例中，不形成晶种层106及/或导电结构112a-112d。

依据一些实施例，如图1c所示，包含半导体晶粒122a和122b的半导体晶粒附接于承载基板100上方。在一些实施例中，半导体晶粒122a和122b的背侧面对基底层104，半导体晶粒122a和122b的前侧远离基底层104。可使用粘着膜120将半导体晶粒122a和122b固定至基底层104。粘着膜120可包含晶粒附接膜(daf)、粘胶或其他合适膜。

每一个半导体晶粒122a和122b可包含半导体基底114、介电结构116和导电元件118位于半导体晶粒122a和122b的前侧。介电结构116可包含多个介电层(未显示)。导电元件118可为导电垫、导线的一部分或类似物。在一些实施例中，各种装置元件形成于半导体基底114中及/或半导体基底114上。

各种装置元件例如包含晶体管(例如金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistor，mosfet)、互补金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)晶体管、双极性接面晶体管(bipolarjunctiontransistor，bjt)、高电压晶体管、高频率晶体管、p型通道场效晶体管及/或n型通道场效晶体管(p-channelfieldeffecttransistors/n-channelfieldeffecttransistors，pfets/nfets)、二极管或其他合适的元件。

装置元件通过形成于介电结构116中的导电部件内连接形成集成电路装置。介电结构116可包含多个子层。导电部件可包含多个导线、导电接点和导通孔。在一些实施例中，通过形成于介电结构116中的导电部件形成导电元件118与装置元件之间的电性连接。在一些实施例中，导电元件118为金属垫，金属垫可由铝或其他合适的材料制成。

集成电路装置包含逻辑装置、存储器装置(例如静态随机存取存储器(staticrandomaccessmemories，srams))、射频(radiofrequency，rf)装置、输入/输出(input/output，i/o)装置、系统单芯片(system-on-chip，soc)装置、其他可应用类型的装置或前述的组合。在一些实施例中，半导体晶粒122a或122b为包含多功能的系统单芯片。

在一些其他实施例中，导电元件118为电性连接至下方的导电垫或导线的导电柱。可使用钝化层(例如聚苯并恶唑层或其他合适层)来围绕导电柱。在一些实施例中，导电柱为铜柱。

依据一些实施例，如图1d所示，保护层124形成于承载基板100上方并围绕导电结构112a-112d以及半导体晶粒122a和122b。在一些实施例中，保护层124覆盖导电结构112a-112d以及半导体晶粒122a和122b的侧壁。在一些实施例中，保护层124直接接触半导体晶粒122a和122b。在一些实施例中，界面125形成于保护层124与半导体晶粒122a之间。

在一些实施例中，保护层124包含聚合物材料。在一些实施例中，保护层124包含模塑化合物材料。模塑化合物材料可包含具有填充物分散于其中的树脂(例如以环氧树脂为主的树脂)。模塑化合物材料可包含其他合适的树脂。

在一些实施例中，保护层124通过将模塑化合物材料注入承载基板100上方形成。在一些实施例中，使用转移模具(transfermold)协助形成保护层124。在注入模塑化合物材料之后或期间，模塑化合物材料不覆盖导电结构112a-112d及/或半导体晶粒122a和122b。

在一些实施例中，液态模塑化合物材料设置于承载基板100上方，以包覆或部分地覆盖导电结构112a-112d以及半导体晶粒122a和122b。液态模塑化合物材料可由液态环氧树脂、液态环氧丙烯酸酯(epoxyacrylate)、有着填充物的液态环氧树脂、有着填充物的液态环氧丙烯酸酯、一种或多种其他合适的液态材料或前述的组合制成或包含前述的材料。在一些实施例中，接着应用热制程将液态模塑化合物材料硬化，并将液态模塑化合物材料转变为保护层124。在一些实施例中，实施热制程的温度在约200℃与约250℃的范围内。热制程的操作时间可在约0.5小时与约3小时的范围内。

在一些其他实施例中，液态模塑化合物材料设置于承载基板100上方，以覆盖导电结构112a-112d及半导体晶粒122a和122b。之后，接着应用热制程将液态模塑化合物材料硬化，并将液态模塑化合物材料转变为保护层124。接着使用薄化制程将保护层124薄化直到暴露出导电结构112a-112d及/或导电元件118。

依据一些实施例，如图1e所示，介电层128a形成于保护层124、导电结构112a-112d以及半导体晶粒122a和122b上方。在一些实施例中，介电层128a由一种或多种聚合物材料或其他合适的材料制成或包含前述的材料。介电层128a可由聚苯并恶唑(pbo)、聚酰亚胺(pi)层、氧化硅、其他合适材料或前述的组合制成或包含前述的材料。在一些实施例中，介电层128a通过使用旋转涂布制程、喷涂制程、化学气相沉积制程、其他可应用的制程或前述的组合。

依据一些实施例，如图1e所示，将介电层128a图案化形成多个开口129。在一些实施例中，一些开口129对应地暴露出导电结构112a-112d。在一些实施例中，一些开口129对应地暴露出半导体晶粒122a和122b的导电元件118。在一些实施例中，开口129通过使用光刻制程、激光钻孔制程、蚀刻制程、能量束写入制程、其他可应用的制程或前述的组合形成。

依据一些实施例，如图1f所示，包含导电层130a的多个导电层(或重布线层)形成于介电层128a上方。在一些实施例中，导电层130a直接接触介电层128a。在一些实施例中，介电层128a直接接触保护层124。在一些实施例中，导电层130a通过介电层128a与保护层124隔开。

在一些实施例中，每一导电层130a填入对应的开口129。在一些实施例中，每一导电结构112a-112d通过对应的一个开口129电性连接至对应的一个导电层130a。在一些实施例中，半导体晶粒122a的每一导电元件118(例如导电垫)通过对应的一个开口129电性连接至对应的一个导电层130a。在一些实施例中，导电结构112a通过对应的一个导电层130a电性连接至半导体晶粒122a的一个导电元件118。

在一些实施例中，导电层130a由金属材料制成或包含金属材料。金属材料可包含铜、铝、钛、钴、金、铂、其他合适的材料或前述的组合。在一些实施例中，导电层130a通过使用电镀制程、无电电镀制程、物理气相沉积制程、化学气相沉积制程、其他可应用的制程或前述的组合形成。可使用图案化遮罩层和蚀刻制程将导电材料层图案化，以形成有着期望图案的导电层130a。

图2为依据一些实施例的形成芯片封装体的制程的中间阶段的部分上视图。在一些实施例中，图2为图1f所示的结构的一部分的上视图。图2显示导电层130a的其中之一以及半导体晶粒122a与保护层124之间的界面125之间的关系。为了清楚起见，导电层130a与半导体晶粒122a(或保护层124)之间的介电层128a不显示于图2。

在一些实施例中，如图2所示，导电层130a具有第一部分131a和第二部分131b。在一些实施例中，第一部分131a相较于第二部分131b较靠近半导体晶粒122a的内部121i。在一些实施例中，第二部分131b相较于第一部分131a具有较大的线宽。在一些实施例中，第二部分131b相较于第一部分131a具有较大的耐应力(stressresistance)。第二部分131b可具有较大的机械强度来承受应力(例如热应力)。举例来说，第一部分131a和第二部分131b的耐应力(或机械强度)可通过热循环测试、弯曲测试或其他本领域中合适的技术来测量。

在一些实施例中，第一部分131a直接接触第二部分131b。在一些实施例中，如图1f和图2所示，导电层130a电性连接至导电元件118的其中之一。在一些实施例中，第一部分131a在第二部分131b与导电元件118之间。在一些实施例中，导电层130a具有填充开口129的其中之一的部分。填充开口的部分可形成导通孔。第一部分131a通过导通孔电性连接至半导体晶粒122a的导电元件118。

在一些实施例中，第二部分131b延伸跨过半导体晶粒122a与保护层124之间的界面125。第一部分131a不延伸跨过界面125。在这些情况中，第二部分131b也可被称为横跨界面部。在一些实施例中，第一部分131a和第二部分131b的尺寸及/或形状彼此不同。在一些实施例中，第一部分131a和第二部分131b通过相同的导电层图案化。在一些实施例中，第一部分131a和第二部分131b由相同材料制成。

在一些实施例中，半导体晶粒122a和保护层124具有不同的热膨胀系数。因此，在后续形成制程及/或最终产品的操作期间，可在靠近半导体晶粒122a与保护层124之间的界面125产生大的热应力。因此，延伸跨过界面125的导电层130a的第二部分131b可能遭遇比第一部分131a更大的热应力。

在一些实施例中，因为第二部分131b较第一部分131a宽，第二部分131b具有较高强度(或高耐应力)来承受大的热应力。因此，可防止导电层130a在靠近界面125的地方损坏或破裂，显著地改善导电层130a的品质和可靠性。

如图2所示，第二部分131b具有线宽w2，且第一部分131a具有线宽w1。线宽w2大于线宽w1。在一些实施例中，线宽w1为第一部分131a的平均线宽。在一些实施例中，线宽w2为第二部分131b的平均线宽。在一些实施例中，第二部分131b具有大致一致的线宽。

在一些实施例中，第一部分131a与第二部分131b的线宽比值(w1/w2)在约0.2与约0.8之间的范围内。然而，本发明实施例不限于此。线宽比值(w1/w2)可在不同的范围内。在一些其他实施例中，线宽比值(w1/w2)在约0.3与约0.7之间的范围内。在一些情况中，假如线宽比值(w1/w2)大于约0.8(或0.7)，线宽w2可能不够宽来承受大的热应力。在一些其他情况中，假如线宽比值(w1/w2)小于约0.2(或0.3)，线宽w2可能太宽，导致两相邻的导电层之间的短路。在一些实施例中，第二部分131b的线宽w2在约10μm与约30μm的范围内。然而，本发明实施例不限于此。在一些其他实施例中，线宽w2在约1μm与约50μm的范围内。

如图2所示，半导体晶粒122a具有周边部121p和内部121i。周边部121p围绕内部121i。如图2所示，半导体晶粒122a的周边部121p、界面125以及邻接界面125的保护层124的一部分共同形成晶粒边界区域r(即图2中虚线之间的面积)。晶粒边界区域r围绕半导体晶粒122a的内部121i。

晶粒边界区域r可代表导电层或导线可能遭遇较大热应力的地方。在一些实施例中，导电层130a的第二部分131b的一部分位于晶粒边界区域r正上方。在一些实施例中，整个第二部分131b位于晶粒边界区域r的正上方。举例来说，第二部分131b形成于在晶粒边界区域r正上方的介电层128a的部分上。在一些实施例中，导电层130a的第一部分131a不位于晶粒边界区域r正上方。

因为在晶粒边界区域r正上方的导电层130a的部分具有较大的线宽，显著地降低了导电层130a由于大的热应力导致的线断裂的风险。在一些实施例中，延伸跨过界面125的每一导电层130的区段或部分较第一部分131a宽。在一些实施例中，没有导线在介电层128a正上方具有区段(或一部分)延伸跨过界面125并与导电层130a的第一部分131a一样宽或比第一部分131a窄。在一些实施例中，没有导线在介电层128a正上方延伸跨过界面125并具有导电层130a的第一部分131a一样宽或比第一部分131a窄的横跨界面部。因此，显著地降低了导电层130a的线破裂的风险。

如图2所示，晶粒边界区域r的内部边缘与界面125隔开第一距离a1。举例来说，第一距离a1为界面125与晶粒边界区域r的内部边缘之间的最小距离。晶粒边界区域r的外部边缘与界面125隔开第二距离a2。举例来说，第二距离a2为界面125与晶粒边界区域r的外部边缘之间的最小距离。在一些实施例中，第一距离a1大致等于第二距离a2。

在一些实施例中，第一距离a1在约25μm与约50μm之间的范围内。在一些其他实施例中，第一距离a1在约10μm与约70μm之间的范围内。如图1f所示，半导体晶粒122a具有宽度b。在一些实施例中，第一距离a1与半导体晶粒122a的宽度b的比值(a1/b)在约0.025与约0.1之间的范围内。然而，本发明实施例不限于此。在一些其他实施例中，比值(a1/b)在约0.01与约0.2之间的范围内。

如图2所示，第二部分131b具有第一部131b1和第二部131b2。第一部131b1在半导体晶粒122a正上方，第二部131b2在保护层124正上方。在一些实施例中，第二部131b2的长度等于第一部131b1的长度。在一些其他实施例中，第二部131b2的长度大于第一部131b1的长度。

如图2所示，在一些实施例中，导电层130a具有第三部分131c。第二部分131b在第三部分131c与第一部分131a之间。第三部分131c不延伸跨过界面125。在一些实施例中，第三部分131c位于晶粒边界区域r之外。在一些实施例中，第三部分131c具有线宽w3。在一些实施例中，第三部分131c具有大致一致的线宽。在一些实施例中，线宽w3为第三部分131c的平均线宽。在一些实施例中，线宽w2大于线宽w3。在一些其他实施例中，线宽w2和w3相等。在一些其他实施例中，线宽w3大于线宽w2。

在一些实施例中，与第二部分131b相邻的第一部分131a的线宽沿朝向第二部分131b的方向变宽。举例来说，第一部分131a从线宽w1增加至线宽w4。线宽w4沿朝向第二部分131b的方向逐渐变大。

可对本发明实施例做许多变化及/或修改。图4a和图4b为依据一些实施例的芯片封装体中的导电层的局部上视图。在一些实施例中，如图4a所示，第二部分131b具有圆角部c。在一些其他实施例中，如图4b所示，与第一部分131a相邻的第二部分131b的边缘部分c’为圆形的。

如图2所示，从半导体晶粒122a和保护层124的上视图来观察，界面125的至少一部分沿第一伸长方向d1延伸。延伸跨过界面125的上述部分的导电层130a的第二部分131b沿第二伸长方向d2延伸。在一些实施例中，第一伸长方向d1与第二伸长方向d2大致垂直。在一些其他实施例中，第一伸长方向d1不与第二伸长方向d2垂直。

可对本发明实施例做许多变化及/或修改。图3为依据一些实施例的形成芯片封装体的制程的中间阶段的部分上视图。在一些实施例中，图3为图1f所示的结构的一部分的上视图。图3显示导电层130a(包含导电层130a’)以及半导体晶粒122a与保护层124之间的界面125之间的关系。为了清楚起见，导电层130a与半导体晶粒122a(或保护层124)之间的介电层128a不显示于图3。

如图3所示，导电层的其中之一(例如导电层130a’)沿伸长方向d2’延伸。界面125的另一部分可沿伸长方向d1’延伸。在一些实施例中，伸长方向d1’和d2’不彼此垂直。

在一些实施例中，导电层130a’电性连接至半导体晶粒122a的导电元件118的其中之一。然而，本发明实施例不限于此。在一些其他实施例中，导电层130a’不电性连接至半导体晶粒122a的导电元件118。

在一些实施例中，一个(或多个)导电层402在介电层128a上方。在一些实施例中，导电层402不延伸跨过界面125。在一些实施例中，导电层402在介电层128a正上方。在一些实施例中，导电层402具有在晶粒边界区域r正上方的第一区段403a和在晶粒边界区域r之外的第二区段403b。在一些实施例中，第一区段403a与界面125之间的最短距离a3小于导电层130a的第一部分131a与界面125之间的最短距离a1。

在一些实施例中，第一区段403a具有线宽w5。在一些实施例中，线宽w5小于导电层130a的第二部分131b的线宽w2。在一些实施例中，线宽w5等于或小于导电层130a的第一部分131a的线宽w1。

由于导电层402不延伸跨过界面125，因此防止导电层402由于半导体晶粒122a与保护层124之间不同热膨胀系数而产生的热应力。因此，在一些实施例中，在晶粒边界区域r正上方的第一区段403a不需要具有较大的线宽。

依据一些实施例，请参照回图1g，介电层128b形成于介电层128a和导电层130a上方。在一些实施例中，介电层128b的材料和形成方法相同或相似于介电层128a的材料和形成方法。

然而，本发明实施例不限于此。在一些其他实施例中，介电层128b由不同于介电层128a的介电材料制成。在一些实施例中，介电层128b由氧化硅或其他类似物通过使用沉积制程(例如化学气相沉积(cvd)制程)制成。

之后，依据一些实施例，如图1g所示，形成包含介电层128c和钝化层132的多个介电层以及包含导电层130b和130c的多个导电层。导电层130b和130c的材料和形成方法类似于导电层130a的材料和形成方法。在一些实施例中，形成导电凸块134。凸块下金属(underbumpmetallurgy，ubm)层(未显示)可形成于导电凸块134与导电层130c之间。

如图1g所示，导电层130b或130c也具有延伸跨过界面125的部分。在一些实施例中，导电层130b或130c也具有相似或相同于导电层130a的图案。可将在晶粒边界区域r正上方的导电层130b及/或130c设计较宽，以承受靠近界面125的热应力。因此，也改善了导电层130b和130c的品质和可靠性。

之后，依据一些实施例，将图1g所示的结构上下颠倒放置于承载带240上，如图1h所示。如图1h所示，移除承载基板100和粘着层102。承载基板100和粘着层102可通过使用光照射操作、热操作、其他合适的操作或前述的组合移除。

如图1i所示，一个或多个元件170堆叠或接合至图1h所示的结构上。元件170可包含另一个芯片封装体、半导体晶粒、一个或多个被动装置、其他合适的结构或前述的组合。

在一些实施例中，形成多个导电凸块142以建立元件170与元件170下方的结构之间的电性连接。在一些实施例中，导电凸块142由焊料制成或包含焊料。焊料可包含锡和其他金属材料。在一些实施例中，导电凸块142由铜、金、铝、钛、钴、铂、其他合适的材料或前述的组合制成或包含前述的材料。

然而，本发明实施例不限于此。在一些其他实施例中，不形成或堆叠元件170及/或导电凸块142。

之后，依据一些实施例，实施切割制程(或切割操作)将图1i所示的结构分隔为多个芯片封装体，如图1j所示。因此，形成有着扇出型结构的芯片封装体。在一些实施例中，在切割制程之后移除承载带240。

可对本发明实施例做许多变化及/或修改。在一些实施例中，在切割制程之前堆叠元件170。在一些实施例中，在切割制程之后堆叠元件170。

可对本发明实施例做许多变化及/或修改。在一些实施例中，芯片封装体仅包含半导体晶粒的其中之一，例如半导体晶粒122a。在一些其他实施例中，芯片封装体包含两个或多个半导体晶粒。举例来说，芯片封装体可包含半导体晶粒122a和122b。

本发明实施例形成具有通过保护层围绕的半导体晶粒的芯片封装体。一个(或多个)导电层形成于半导体晶粒和保护层上方。导电层延伸跨过半导体晶粒与保护层之间的界面。将在包含界面的晶粒边界区域正上方的导电层的部分设计为具有较大的线宽。具有较大线宽的部分可具有较高强度来承受靠近半导体晶粒与保护层之间的界面产生的热应力。因此，显著地改善了导电层的品质和可靠性。

依据一些实施例，提供芯片封装体。芯片封装体包含半导体晶粒和围绕半导体晶粒的保护层。芯片封装体也包含界面在半导体晶粒与保护层之间。芯片封装体还包含导电层在保护层和半导体晶粒上方，且导电层具有第一部分和第二部分，第一部分相较于第二部分靠近半导体晶粒的内部，第一部分直接接触第二部分，第二部分延伸跨过界面，且第二部分具有线宽大于第一部分的线宽。

在一些其他实施例中，其中与第二部分相邻的第一部分的线宽朝第二部分增加。

在一些其他实施例中，其中从半导体晶粒和保护层的上视图来看，界面的至少一部分沿第一伸长方向延伸，从导电层的上视图来看，第二部分沿第二伸长方向延伸，且第一伸长方向大致垂直于第二伸长方向。

在一些其他实施例中，其中从半导体晶粒和保护层的上视图来看，界面的至少一部分沿第一伸长方向延伸，从导电层的上视图来看，第二部分沿第二伸长方向延伸，且第一伸长方向不垂直于第二伸长方向。

在一些其他实施例中，其中第一部分和第二部分由相同材料制成。

在一些其他实施例中，其中界面、半导体晶粒的周边部以及与界面相邻的保护层的一部分共同形成围绕半导体晶粒的内部的晶粒边界区域，第二部分的至少一部分位于晶粒边界区域中，第一部分不位于晶粒边界区域中，晶粒边界区域的内部边缘与界面隔开第一距离，以及第一距离与半导体晶粒的宽度的比值在约0.025与约0.1的范围内。

在一些其他实施例中，其中界面、半导体晶粒的周边部以及与界面相邻的保护层的一部分共同形成围绕半导体晶粒的内部的晶粒边界区域，第二部分的至少一部分位于晶粒边界区域中，第一部分不位于晶粒边界区域中，晶粒边界区域的内部边缘与界面隔开第一距离，晶粒边界区域的外部边缘与界面隔开第二距离，以及第一距离等于第二距离。

在一些其他实施例中，上述芯片封装体还包含介电层在半导体晶粒与保护层上方，以及第二导电层在介电层上方，其中第二导电层不延伸跨过界面，第二导电层具有位于晶粒边界区域中的区段，且第二导电层的区段具有线宽小于导电层的第二部分的线宽。

在一些其他实施例中，其中半导体晶粒具有导电元件，导电层电性连接至导电元件，且第一部分物理性内连接第二部分和导电元件。

在一些其他实施例中，其中导电层具有连接至第二部分的第三部分，第二部分在第一部分与第三部分之间，第三部分不延伸跨过界面，且第二部分较第三部分宽。

在一些其他实施例中，上述芯片封装体还包含介电层在半导体晶粒与保护层上方，其中芯片封装体不包含导线在介电层正上方延伸跨过界面并具有横跨界面部与导电层的第一部分一样宽或比导电层的第一部分窄。

在一些其他实施例中，上述芯片封装体还包含介电层在半导体晶粒与保护层上方，第二导电层在介电层上方，其中第二导电层具有区段与界面隔开第一距离，第一部分与界面隔开第二距离，第一距离小于第二距离，第二导电层不延伸跨过界面，且第二导电层的区段与导电层的第一部分一样宽或较导电层的第一部分窄。

在一些其他实施例中，其中第一部分与第二部分的线宽比值在约0.2与约0.8之间的范围内。

在一些其他实施例中，其中第二部分具有大致一致的线宽。

在一些其他实施例中，其中第二部分具有第一部和第二部，第一部在半导体晶粒正上方，第二部在保护层正上方，且第二部具有与第一部相同的宽度或大于第一部的宽度。

在一些其他实施例中，上述芯片封装体还包含介电层覆盖半导体晶粒和保护层，其中保护层直接接触介电层，且导电层直接接触介电层。

在一些其他实施例中，上述芯片封装体还包含重布线结构在半导体晶粒与导电层之间。

依据一些实施例，提供芯片封装体。芯片封装体包含半导体晶粒和围绕半导体晶粒的保护层。芯片封装体也包含界面在半导体晶粒与保护层之间。芯片封装体还包含导电层在保护层和半导体晶粒上方，且导电层具有第一部分和第二部分，第一部分相较于第二部分靠近半导体晶粒的内部，第二部分延伸跨过界面，且第二部分较第一部分宽。

依据一些实施例，提供芯片封装体。芯片封装体包含半导体晶粒和围绕半导体晶粒的保护层。芯片封装体也包含界面在半导体晶粒与保护层之间。芯片封装体还包含导电层在保护层和半导体晶粒上方，且导电层具有第一部分和第二部分，第二部分延伸跨过界面，且第二部分相较于第一部分具有较大的平均线宽。

依据一些实施例，提供芯片封装体。芯片封装体包含半导体晶粒和围绕半导体晶粒的保护层。芯片封装体也包含界面在半导体晶粒与保护层之间。芯片封装体还包含导线形成于保护层和半导体晶粒上方，且导线具有横跨界面部延伸跨过界面，横跨界面部具有扩大的线宽。

依据一些实施例，提供芯片封装体。芯片封装体包含半导体晶粒和围绕半导体晶粒的保护层。芯片封装体也包含界面在半导体晶粒与保护层之间。芯片封装体还包含导电层在保护层和半导体晶粒上方，导电层具有第一部分和第二部分，且第一部分相较于第二部分靠近半导体晶粒的内部，第二部分延伸跨过界面，且第二部分相较于第一部分具有较大的耐应力。

在一些其他实施例中，其中第二部分较第一部分宽。

前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本发明实施例。本技术领域中技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本发明的发明构思与范围。在不背离本发明的发明构思与范围的前提下，可对本发明进行各种改变、置换或修改。