本发明涉及一种具有扩大e-soa区域的ldmos器件及其制造方法，属于电子元器件技术领域。
背景技术：
横向双扩散金属氧化物场效应晶体管(ldmos)广泛应用于电源管理芯片、功率驱动等民用和军用领域。ldmos具有高耐压、高增益、低失真、易于与平面工艺相兼容等优点。作为一种广泛使用的功率器件，ldmos常应用于高电压和/或大电流的恶劣环境下。而安全工作区(soa)是功率器件能够安全、可靠地工作的电流和电压范围，在此范围外工作即可能毁坏器件。因此，在设计ldmos结构时，除击穿电压和导通电阻之外，电安全工作区(electricalsafe-operating-area，e-soa)也是必须要考虑的一个关键参数。
技术实现要素：
本发明所要解决的技术问题是提供一种能够有效提高电子元器件可靠性的具有扩大e-soa区域的ldmos器件。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种具有扩大e-soa区域的ldmos器件，包括p衬底(10)、第一重掺杂p+区(11)、n型外延层(12)、第二重掺杂p+区(13)、p型体区(14)、重掺杂n+区(15)、漏侧重掺杂n+区(16)、场氧化层(17)、栅氧化层(18)、栅电极(19)、源电极(20)和漏电极(21)；其中，以p衬底(10)水平角度为参照，第一重掺杂p+区(11)水平内嵌设置于p衬底(10)的上表面，第一重掺杂p+区(11)的上表面与p衬底(10)的上表面相平齐，第一重掺杂p+区(11)的下表面位于p衬底(10)中，且第一重掺杂p+区(11)的其中一端对接p衬底(10)上其中一侧的边缘；n型外延层(12)设置于p衬底(10)的上表面，第二重掺杂p+区(13)竖直内嵌设置于n型外延层(12)的上表面，第二重掺杂p+区(13)的顶端端面与n型外延层(12)的上表面相平齐，第一重掺杂p+区(11)上对接p衬底(10)一侧边缘的端部的侧面，与第二重掺杂p+区(13)的底端相对接，且第二重掺杂p+区(13)上其中一侧对接n型外延层(12)上对应一侧的边缘，第二重掺杂p+区(13)的另一侧位于n型外延层(12)中，在ldmos器件的剖面视图上，第一重掺杂p+区(11)与第二重掺杂p+区(13)相互垂直，构成l形状p+电荷区；
p型体区(14)内嵌设置于n型外延层(12)的上表面，p型体区(14)的上表面与n型外延层(12)的上表面相平齐，且p型体区(14)的其中一侧与第二重掺杂p+区(13)位于n型外延层(12)中的一侧表面相对接；重掺杂n+区(15)内嵌设置于p型体区(14)上表面，重掺杂n+区(15)的上表面与p型体区(14)的上表面相平齐，重掺杂n+区(15)的下表面位于p型体区(14)中，且重掺杂n+区(15)的其中一侧对接第二重掺杂p+区(13)上位于n型外延层(12)中的一侧表面；漏侧重掺杂n+区(16)内嵌设置于n型外延层(12)的上表面，漏侧重掺杂n+区(16)的上表面与n型外延层(12)的上表面相平齐，漏侧重掺杂n+区(16)的下表面位于n型外延层(12)中，且漏侧重掺杂n+区(16)其中一侧与n型外延层(12)上相对对接第二重掺杂p+区(13)一侧的另一侧边缘相对接；
场氧化层(17)设置于n型外延层(12)的上表面，栅氧化层(18)设置于p型体区(14)的上表面，栅电极(19)内嵌设置于栅氧化层(18)的上表面，源电极(20)和漏电极(21)设置于ldmos器件上表面，源电极(20)同时对接重掺杂p+区(13)顶端端面与重掺杂n+区(15)上表面，漏电极(21)对接漏侧重掺杂n+区(16)的上表面。
作为本发明的一种优选技术方案：所述p衬底(10)为硅衬底。
作为本发明的一种优选技术方案：所述硅衬底为单晶硅衬底。
作为本发明的一种优选技术方案：所述第一重掺杂p+区(11)沿ldmos器件剖面、水平方向上的长度为预设各类规格长度。
与上述相对应，本发明还要解决的技术问题是提供一种具有扩大e-soa区域的ldmos器件的制造方法，在保证电子元器件可靠性的同时，能够有效提高工作效率。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种具有扩大e-soa区域的ldmos器件的制造方法，包括如下步骤：
步骤1.在p衬底(10)上形成第一重掺杂p+区(11)；
步骤2.在p衬底(10)上生成n型外延层(12)，离子注入或扩散形成p型体区(14)，深扩散形成第二重掺杂p+区(13)，干氧化形成栅氧化层(18)，淀积栅电极(19)；
步骤3.离子注入形成重掺杂n+区(15)、漏侧重掺杂n+区(16)；
步骤4.湿氧氧化形成场氧化层(17)，淀积金属层形成源电极(20)和漏电极(21)。
作为本发明的一种优选技术方案：所述步骤1中，所述第一重掺杂p+区(11)的掺杂浓度大于1e18cm-3。
本发明所述一种具有扩大e-soa区域的ldmos器件及其制造方法，采用以上技术方案与现有技术相比，具有以下技术效果：本发明设计了一种具有扩大e-soa区域的ldmos器件及其制造方法，与现有技术相比，一方面通过在p衬底(10)和n型外延层(12)之间引入第一重掺杂p+区(11)，该第一重掺杂p+区(11)给漏电极(21)发生雪崩击穿产生的空穴载流子，提供了新的泄放通道；另一方面，该新的泄放通道使得大部分的漏端空穴不再从表面流通，减少了被俘获到n型外延层(12)表面场氧化层(17)中的空穴数，进一步提高了器件的可靠性，扩大了e-soa区域。
附图说明
图1是普通ldmos器件剖面示意图；
图2是本发明所设计具有扩大e-soa的ldmos器件的剖面示意图。
其中，10.p衬底，11.第一重掺杂p+区，12.n型外延层，13.第二重掺杂p+区，14.p型体区，15.重掺杂n+区，16.漏侧重掺杂n+区，17.场氧化层，18.栅氧化层，19.栅电极，20.源电极，21.漏电极。
具体实施方式
下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。
如图2所示，本发明设计了一种具有扩大e-soa区域的ldmos器件，实际应用当中，具体包括单晶硅衬底、第一重掺杂p+区(11)、n型外延层(12)、第二重掺杂p+区(13)、p型体区(14)、重掺杂n+区(15)、漏侧重掺杂n+区(16)、场氧化层(17)、栅氧化层(18)、栅电极(19)、源电极(20)和漏电极(21)；实际应用中，针对第一重掺杂p+区(11)，进一步设计第一重掺杂p+区(11)沿ldmos器件剖面、水平方向上的长度为预设各类规格长度，即设计多种尺寸的第一重掺杂p+区(11)；其中，以单晶硅衬底水平角度为参照，第一重掺杂p+区(11)水平内嵌设置于单晶硅衬底的上表面，第一重掺杂p+区(11)的上表面与单晶硅衬底的上表面相平齐，第一重掺杂p+区(11)的下表面位于单晶硅衬底中，且第一重掺杂p+区(11)的其中一端对接单晶硅衬底上其中一侧的边缘；n型外延层(12)设置于单晶硅衬底的上表面，第二重掺杂p+区(13)竖直内嵌设置于n型外延层(12)的上表面，第二重掺杂p+区(13)的顶端端面与n型外延层(12)的上表面相平齐，第一重掺杂p+区(11)上对接单晶硅衬底一侧边缘的端部的侧面，与第二重掺杂p+区(13)的底端相对接，且第二重掺杂p+区(13)上其中一侧对接n型外延层(12)上对应一侧的边缘，第二重掺杂p+区(13)的另一侧位于n型外延层(12)中，在ldmos器件的剖面视图上，第一重掺杂p+区(11)与第二重掺杂p+区(13)相互垂直，构成l形状p+电荷区。
p型体区(14)内嵌设置于n型外延层(12)的上表面，p型体区(14)的上表面与n型外延层(12)的上表面相平齐，且p型体区(14)的其中一侧与第二重掺杂p+区(13)位于n型外延层(12)中的一侧表面相对接；重掺杂n+区(15)内嵌设置于p型体区(14)上表面，重掺杂n+区(15)的上表面与p型体区(14)的上表面相平齐，重掺杂n+区(15)的下表面位于p型体区(14)中，且重掺杂n+区(15)的其中一侧对接第二重掺杂p+区(13)上位于n型外延层(12)中的一侧表面；漏侧重掺杂n+区(16)内嵌设置于n型外延层(12)的上表面，漏侧重掺杂n+区(16)的上表面与n型外延层(12)的上表面相平齐，漏侧重掺杂n+区(16)的下表面位于n型外延层(12)中，且漏侧重掺杂n+区(16)其中一侧与n型外延层(12)上相对对接第二重掺杂p+区(13)一侧的另一侧边缘相对接。
场氧化层(17)设置于n型外延层(12)的上表面，栅氧化层(18)设置于p型体区(14)的上表面，栅电极(19)内嵌设置于栅氧化层(18)的上表面，源电极(20)和漏电极(21)设置于ldmos器件上表面，源电极(20)同时对接重掺杂p+区(13)顶端端面与重掺杂n+区(15)上表面，漏电极(21)对接漏侧重掺杂n+区(16)的上表面。
与如图1所示普通ldmos器件相比较，本发明创新之处在于在器件的体内引入重掺杂n+区(15)，并与第二重掺杂p+区(13)相连。
该发明结构的优势体现在当器件发生雪崩击穿时，由于重掺杂n+区(15)的存在，空穴泄放电流由器件的表面转移到体内，且重掺杂n+区(15)使得体内泄放通道电阻较低，从而提高器件的电安全工作区(e-soa)。泄放通道的改变使得被场氧化层(17)俘获的热载流子空穴数量减少，进一步提升了器件的可靠性，扩大了器件的安全工作区。
该发明结构的优势还体现于在低阻、重掺杂的重掺杂n+区(15)与第二重掺杂p+区(13)相连，降低了重掺杂n+区(15)的电位，加强了阻态时n型外延层(12)的耗尽，提高了n型外延层(12)的掺杂浓度，提升了器件击穿电压和导通电阻之间的折衷。
与上述相对应，针对本发明所设计具有扩大e-soa区域的ldmos器件，本发明进一步设计了具有扩大e-soa区域的ldmos器件的制造方法，实际应用中，具体包括如下步骤：
步骤1.在p衬底(10)上形成第一重掺杂p+区(11)，其中，第一重掺杂p+区(11)的掺杂浓度大于1e18cm-3。
步骤2.在p衬底(10)上生成n型外延层(12)，离子注入或扩散形成p型体区(14)，深扩散形成第二重掺杂p+区(13)，干氧化形成栅氧化层(18)，淀积栅电极(19)。
步骤3.离子注入形成重掺杂n+区(15)、漏侧重掺杂n+区(16)。
步骤4.湿氧氧化形成场氧化层(17)，淀积金属层形成源电极(20)和漏电极(21)。
上述技术方案所设计具有扩大e-soa区域的ldmos器件及其制造方法，与现有技术相比，一方面通过在p衬底(10)和n型外延层(12)之间引入第一重掺杂p+区(11)，该第一重掺杂p+区(11)给漏电极(21)发生雪崩击穿产生的空穴载流子，提供了新的泄放通道；另一方面，该新的泄放通道使得大部分的漏端空穴不再从表面流通，减少了被俘获到n型外延层(12)表面场氧化层(17)中的空穴数，进一步提高了器件的可靠性，扩大了e-soa区域。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变动。