一种芯片的制作方法与流程

本发明涉及半导体工艺技术领域，更具体的说，涉及一种芯片的制作方法。

背景技术：

工业化生产led芯片方法一般是在蓝宝石、碳化硅或是硅衬底上依次生长led芯片的外延层，形成外延片，无论是生长在哪种衬底上，目前技术都发展到将外延衬底上的外延层转移到新的衬底上，以提高led芯片的光电性能。转移外延层的方法是在外延片上压合一块新的衬底，然后将外延衬底去除，从而实现将外延层从外延衬底转移到新的衬底上。

现有技术中，对于蓝宝石衬底一般采用激光剥离方法去除，对于碳化硅衬底一般采用光增强化学腐蚀方法去除，对于硅衬底一般采用化学腐蚀方法去除。

现有技术中，外延层的生长厚度的精度较差、压合应力以及生长应力较大，导致led芯片的可靠性较差。

技术实现要素：

为了解决上述问题，本发明技术方案提供了一种芯片的制作方法，该方法无需进行衬底转移，克服了现有技术中外延层的生长厚度的精度较差、压合应力以及生长应力较大的问题，提高了led芯片的可靠性。

为了实现上述目的，本发明提供如下技术方案：

一种芯片的制作方法，所述制作方法包括：

通过外延工艺，在过渡衬底上形成过渡外延层，所述过渡衬底与目标外延层晶格匹配，以在所述过渡衬底表面形成整面晶体结构的所述过渡外延层；

通过外延工艺，以所述过渡外延层为靶材，在目标衬底上形成所述芯片的目标外延层，所述目标外延层为单晶结构。

优选的，在上述制作方法中，所述芯片为led芯片，所述led芯片具有多层依次层叠的所述目标外延层；

所述在过渡衬底上形成过渡外延层包括：

提供多个第一衬底；

在所述第一衬底的表面形成刻蚀截止层；

在所述刻蚀截止层表形成所述过渡外延层；

其中，所述第一衬底以及所述刻蚀截止层均与对应的所述目标外延层晶格匹配；所述过渡外延层与所述目标外延层一一对应，每一所述过渡外延层用于形成对应的所述目标外延层。

优选的，在上述制作方法中，所述目标衬底具有第二衬底以及位于所述第二衬底表面的反射层结构；

所述以所述过渡外延层为靶材，在目标衬底上形成所述芯片的目标外延层包括：

将所述第一衬底固定在靶材支架上，所述靶材支架具有开口；

刻蚀去除位于所述靶材开口区域内的所述第一衬底，刻蚀深度至所述刻蚀截止层；

剥离所述刻蚀截止层后，按照所述led芯片中所述目标外延层的层叠顺序采用对应的所述过渡外延层作为靶材，在所述反射层结构上依次形成多层所述目标外延层。

优选的，在上述制作方法中，所述反射层结构为分布式布拉格反射镜。

优选的，在上述制作方法中，所述反射层结构包括依次形成在所述第二衬底表面的氟化镁层、ito层以及银层；

其中，所述氟化镁层具有通孔，所述ito层通过所述通孔与所述第二衬底连接。

优选的，在上述制作方法中，所述过渡外延层的厚度不小于2μm。

优选的，在上述制作方法中，所述led芯片的外延层包括在所述反射层结构表面依次形成的n型半导体层、多量子阱层以及p型半导体层；所述量子阱层包括多层叠交替设置的势垒层以及势阱层；

采用四个第一衬底，分别用于形成对应所述n型半导体层的过渡外延层，对应所述势垒层的过渡外延层，对应所述势阱层的过渡外延层以及对应所述p型半导体层的过渡外延层；

其中，所述p型半导体层表面覆盖有gap层。

优选的，在上述制作方法中，所述led芯片的外延层包括在所述反射层结构表面依次形成的n型半导体层、多量子阱层以及p型半导体层；所述量子阱层包括多层叠交替设置的势垒层以及势阱层；所述n型半导体层包括i层依次层叠，且掺杂浓度不同的n型子半导体层，i为大于1的正整数；所述p型半导体层包括j层依次层叠，且掺杂浓度不同的p型子半导体层，j为大于1的正整数；

采用i个第一衬底，分别用于形成对应i层所述n型子半导体层的过渡外延层；采用2两个第一衬底，分别用于形成对应所述势垒层的过渡外延层以及对应所述势阱层的过渡外延层；采用j个第一衬底，分别用于形成对应j层所述p型子半导体层的过渡外延层；

其中，所述p型半导体层表面覆盖有gap层。

优选的，在上述制作方法中，所述led芯片的外延层包括多个层叠设置的led单元；所述led单元包括在依次层叠的n型半导体层、多量子阱层以及p型半导体层；所述量子阱层包括多层叠交替设置的势垒层以及势阱层；

采用四个第一衬底，分别用于形成对应所述n型半导体层的过渡外延层，对应所述势垒层的过渡外延层，对应所述势阱层的过渡外延层以及对应所述p型半导体层的过渡外延层；

其中，所述p型半导体层表面覆盖有gap层。

优选的，在上述制作方法中，还包括：

在形成最外表面的gap层后，在500℃条件下退火处理10min。

通过上述描述可知，本发明技术方案提供的芯片的制作方法中，采用与目标外延层晶格匹配的过渡衬底，通过外延工艺可以在所述过渡衬底表面形成整面晶体结构的过渡外延层。由于所述过渡外延层为整面晶体结构，故可以通过外延工艺，以所述过渡外延层为靶材，在非晶格匹配的目标衬底上形成单晶结构的所述目标外延层。由于所述目标外延层为通过外延工艺形成的单晶结构，其厚度精度较好，且与所述目标衬底的生长应力较小，无需再压合新的衬底，以进行衬底转移，克服了现有技术中外延层的生长厚度的精度较差、压合应力以及生长应力较大的问题，提高了led芯片的可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种芯片的制作方法的流程示意图；

图2为本发明实施例提供的一种在过渡衬底上形成过渡外延层的方法的流程示意图；

图3为本发明实施例提供的一种在目标衬底上形成目标外延层的方法的流程示意图；

图4为本发明实施例提供的一种led芯片的结构示意图；

图5-图8为本发明实施例提供的一种形成led外延层的工艺流程示意图；

图9为本发明实施例提供的另一种led芯片的结构示意图；

图10-图12为本发明实施例提供的一种形成led外延层的工艺流程示意图；

图13为本发明实施例提供的又一种led芯片的结构示意图；

图14为本发明实施例提供的又一种led芯片的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中，在制作led芯片时，如采用非晶格匹配的衬底形成led芯片的外延层，会导致外延层的晶格质量较差，进而外延应力较大以及外延层的厚度精度较差，在衬底转移过程中具有较大的压合应力，这些问题均导致led芯片的可靠性较差。

为了解决上述问题，本发明实施例中，采用与目标外延层晶格匹配的过渡衬底，通过外延工艺可以在所述过渡衬底表面形成整面晶体结构的过渡外延层，再以所述过渡外延层为靶材，通过外延工艺，可以在非晶格匹配的目标衬底上形成单晶结构的目标外延层，由于所述目标外延层为通过外延工艺形成的单晶结构，其厚度精度较好，且与所述目标衬底的生长应力较小，无需再压合新的衬底以进行衬底转移，克服了现有技术中外延层的生长厚度的精度较差、压合应力以及生长应力较大的问题，提高了led芯片的可靠性。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参考图1，图1为本发明实施例提供的一种芯片的制作方法的流程示意图，该制作方法包括：

步骤s11：通过外延工艺，在过渡衬底上形成过渡外延层。

所述过渡衬底与目标外延层晶格匹配，以在所述过渡衬底表面形成整面晶体结构的所述过渡外延层。根据需要制作的目标外延层所用材料相应的晶格结构选择对应材料的过渡衬底，以使得其与目标外延层晶格匹配。

步骤s12：通过外延工艺，以所述过渡外延层为靶材，在目标衬底上形成所述芯片的目标外延层。

由于上述步骤中所述衬底与目标外延层晶格匹配，故可以在其表面形成整面晶体结构的所述过渡外延层。所述整面晶体结构的过渡外延层晶格质量好，平整度好，因此以其为靶材，通过外延工艺在目标衬底上形成所述目标外延层时，可以在非晶格匹配的目标衬底上形成单晶结构的所述目标外延层，可以提高目标外延层的厚度精度，降低其外延应力，无需再压合新的衬底以进行衬底转移。

在本发明实施例所述制作方法中，所述芯片为led芯片，所述led芯片具有多层依次层叠的所述目标外延层。此时，所述在过渡衬底上形成过渡外延层的方法如图2所示，图2为本发明实施例提供的一种在过渡衬底上形成过渡外延层的方法的流程示意图，该方法包括：

步骤s21：提供多个第一衬底。

步骤s22：在所述第一衬底的表面形成刻蚀截止层。

步骤s23：在所述刻蚀截止层表形成所述过渡外延层。

其中，所述第一衬底以及所述刻蚀截止层均与所述目标外延层晶格匹配；所述过渡外延层与所述目标外延层一一对应，每一所述过渡外延层用于形成对应的所述目标外延层。

例如，当用于制作gaas材料的led时，采用掺杂的gaas的基材为第一衬底，可以采用gainp材料为所述刻蚀截止层。这样在后续过程中通过刻蚀去除相应区域的第一衬底时，刻蚀试剂刻蚀到刻蚀截止层后，不会与刻蚀截止层反应，避免过渡外延层受损而导致形貌损坏，影响后续目标外延层的晶格质量。

需要说明的是，根据需要制作的目标外延层所用材料相应的晶格结构选择对应材料的所述第一衬底以及所述刻蚀截止层，以使得其与目标外延层晶格匹配，本发明实施例对所述第一衬底以及所述刻蚀截止层的材料不做具体限定。

当用于制备led芯片时，该制作方法中，所述目标衬底具有第二衬底以及位于所述第二衬底表面的反射层结构。此时，所述以所述过渡外延层为靶材，在目标衬底上形成所述芯片的目标外延层的方法如图3所示，图3为本发明实施例提供的一种在目标衬底上形成目标外延层的方法的流程示意图，该方法包括：

步骤s31：将所述第一衬底固定在靶材支架上，所述靶材支架具有开口。

步骤s32：刻蚀去除位于所述靶材开口区域内的所述第一衬底，刻蚀深度至所述刻蚀截止层。

通过设置在所述第一衬底和所述过渡外延层之间的刻蚀截止层，可以使得该步骤中准确控制刻蚀深度，避免所述过渡外延层被刻蚀，以保证过渡外延层具有较好的晶格质量，使得后续以其为靶材时形成的目标外延层的单晶结构的质量较好。

步骤s33：剥离所述刻蚀截止层后，按照所述led芯片中所述目标外延层的层叠顺序采用对应的所述过渡外延层作为靶材，在所述反射层结构上依次形成多层所述目标外延层。

本发明实施例所述制作方法用于制作顶发射的led芯片，出光方向由目标衬底指向目标外延层。为了提高亮度，第二衬底表面具有反射层结构。一种方式中，所述反射层结构为分布式布拉格反射镜(dbr)。另一种方式中，所述反射层结构包括依次形成在所述第二衬底表面的氟化镁层、ito层以及银层；其中，所述氟化镁层具有通孔，所述ito层通过所述通孔与所述第二衬底连接。在后一种方式中，所述第二衬底可以为掺杂的半导体衬底，具有导电性，led芯片的n电极设置在所述第二衬底背离所述反射层结构的一侧表面，银层与ito接触电连接，ito层通过所述通孔与第二衬底接触电连接，进而与n电极电连接。

可选的，本发明实施例所述制作方方法中，所述过渡外延层的厚度不小于2μm。相应的，所述led芯片中单层目标外延层的厚度小于2μm，以便于相应靶材能够形成预设厚度的目标外延层。

参考图4，图4为本发明实施例提供的一种led芯片的结构示意图，图4所示led芯片的目标衬底包括第二衬底11以及位于第二衬底11表面的反射层结构12，所述反射层结构12表面设置有led芯片的外延层结构。所示led芯片的外延层包括在所述反射层结构12表面依次形成的n型半导体层13、多量子阱层14以及p型半导体层15；所述量子阱层14包括多层叠交替设置的势垒层以及势阱层。其中，所述p型半导体层15表面覆盖有gap层16。

采用本发明实施例所述制作方法制作图4所示led芯片时，采用四个第一衬底，分别用于形成对应所述n型半导体层的过渡外延层，对应所述势垒层的过渡外延层，对应所述势阱层的过渡外延层以及对应所述p型半导体层的过渡外延层。具体的，形成图4所示led芯片的外延层的工艺过程如图5-图8所示，图5-图8为本发明实施例提供的一种形成led外延层的工艺流程示意图。

首先，如图5所示，提供四个第一衬底11a，每个第一衬底11a的一个表面均形成有刻蚀截止层，在四个第一衬底11具有刻蚀截止层的表面分别形成n型半导体层13对应的过渡外延层13a，势垒对应的过渡外延层141a，势阱对应的过渡外延层142a以及p型半导体层15对应的过渡外延层15a。图5中未示出各第一衬底11a与相应过渡外延层之间的刻蚀截止层。可选的，所述第一衬底11a均为gaas衬底，四个gaas衬底中，两个为n型掺杂，分别用于形成n型半导体层对应的过渡外延层以及势阱层对应的过渡外延层，另外两个为p型掺杂，分别用于形成p型半导体层对应的过渡外延层以及势垒层对应的过渡外延层。

然后，如图6所示，提供一目标衬底，在所述目标衬底11包括第二衬底11以及形成在所述第二衬底11表面的反射层结构12。所述第二衬底11可以为n型的si衬底。

再如图7所示，将四个具有过渡外延层的第一衬底11a上的过渡外延层制作为靶材。图7以n型半导体层13对应的过渡外延层13a制作靶材为例进行图示，将具有过渡外延层13a的第一衬底11a通过靶材支架21固定，通过刻蚀工艺去除靶材支架21开口处的第一衬底11a。由于第一衬底11a和过渡外延层13a之间具有刻蚀截止层，故刻蚀到刻蚀截止层后终止刻蚀，完成刻蚀后去除开口处露出的刻蚀截止层，最终形成用于制备n型半导体层13的靶材。其他过渡外延层的制作靶材过程同理，在此不再赘述。

最后，如图8所示，采用以过渡外延层13a制备的靶材在反射结构12表面形成n型半导体层，交替采用过渡外延层141a制备的靶材以及过渡外延层142a制备的靶材在n型半导体层形成交替层叠的势阱和势垒，以在n型半导体层表面形成多量子阱层14，再采用过渡外延层15a制备的靶材在多量子阱层14表面形成p型半导体层15。而后在p型半导体层15表面形成gap层16。

参考图9，图9为本发明实施例提供的另一种led芯片的结构示意图，图9所示led芯片的目标衬底同样包括第二衬底11以及位于第二衬底11表面的反射层结构12，所述反射层结构12表面设置有led芯片的外延层结构。所示led芯片的外延层包括在所述反射层结构12表面依次形成的n型半导体层13、多量子阱层14以及p型半导体层15；所述量子阱层14包括多层叠交替设置的势垒层以及势阱层。其中，所述p型半导体层15表面覆盖有gap层16。

所述n型半导体层13包括i层依次层叠，且掺杂浓度不同的n型子半导体层，i为大于1的正整数。所有n型子半导体层在第二衬底11指向其外延层的方向上的掺杂浓度梯度变化，如逐渐增大或是逐渐减小。图9所示方式中，i＝2，n型子半导体层131的掺杂浓度大于n型子半导体层132的掺杂浓度。i可以根据需求设定为任意大于1的正整数。可选的，i不大于30。所述p型半导体层15包括j层依次层叠，且掺杂浓度不同的p型子半导体层，j为大于1的正整数。j可以根据需求设定为任意大于1的正整数，可以等于i，也可以不等于。所有p型子半导体层在第二衬底11指向其外延层的方向上的掺杂浓度梯度变化，如逐渐增大或是逐渐减小。变化趋势可以与n型子半导体层的变化趋势相反，以提高发光效率。图9所示方式中，j＝2，p型子半导体层151的掺杂浓度小于p型子半导体层152的掺杂浓度。可选的，j不大于30。

采用本发明实施例所述制作方法制作图9所示led芯片时，采用i个第一衬底，分别用于形成对应i层所述n型子半导体层的过渡外延层；采用2两个第一衬底，分别用于形成对应所述势垒层的过渡外延层以及对应所述势阱层的过渡外延层；采用j个第一衬底，分别用于形成对应j层所述p型子半导体层的过渡外延层。具体的，形成图9所示led芯片的外延层的工艺过程如图10-图12所示，图10-图12为本发明实施例提供的一种形成led外延层的工艺流程示意图。

首先，如图10所示，提供6个第二衬底11a，第二衬底11a可以为gaas衬底。每个第一衬底11a的一个表面均形成有刻蚀截止层。在其中两个第二衬底11a上分别形成势垒对应的过渡外延层141a以及势阱对应的过渡外延层142a；在另外两个第二衬底11a上分别形成n型子半导体层131对应的过渡外延层131a以及n型子半导体层132对应的过渡外延层132a，可以分别生长掺杂浓度不同的n型层，以便于形成梯度变化的两n型子半导体层；在另外两个第二衬底11a上分别形成p型子半导体层151对应的过渡外延层151a以及p型子半导体层152对应的过渡外延层152a，可以分别生长掺杂浓度不同的p型层，以便于形成梯度变化的两p型子半导体层。

然后，提供一目标衬底，在所述目标衬底包括第二衬底以及形成在所述第二衬底表面的反射层结构。所述第二衬底可以为n型的si衬底。可以参考上述图6所示过程，在此不再赘述。

在如图11所示，将6个具有过渡外延层的第一衬底11a上的过渡外延层制作为靶材。图11以n型子半导体层131对应的过渡外延层131a制作靶材为例进行图示，将具有过渡外延层131a的第一衬底11a通过靶材支架21固定，通过刻蚀工艺去除靶材支架21开口处的第一衬底11a。由于第一衬底11a和过渡外延层131a之间具有刻蚀截止层，故刻蚀到刻蚀截止层后终止刻蚀，完成刻蚀后去除开口处露出的刻蚀截止层，最终形成用于制备n型子半导体层131的靶材。其他过渡外延层的制作靶材过程同理，在此不再赘述。

最后，如图12所示，采用各过渡外延层制备的靶材在反射结构12表面形成多层掺杂浓度梯度变化的n型子半导体层以形成n型半导体层13，在n型半导体层表面形成交替层叠的势阱和势垒，以形成多量子阱层14，在多量子层14表面形成掺杂浓度梯度变化的p型子半导体层以形成p型半导体层15。而后在p型半导体层15表面形成gap层16。

参考图13，图13为本发明实施例提供的又一种led芯片的结构示意图，图13所示led芯片的衬底同样包括第二衬底11以及位于第二衬底11表面的反射层结构12，所述反射层结构12表面设置有led芯片的外延层结构。

所述led芯片的外延层包括多个层叠设置的led单元10；所述led单元10包括在由目标衬底指向外延层方向上依次层叠的n型半导体层13、多量子阱层14以及p型半导体层15；所述量子阱层14包括多层叠交替设置的势垒层以及势阱层。其中，所述p型半导体层15表面覆盖有gap层16，如图13，每个p型半导体层15表面都覆盖有gap层16。在图13中仅示出了两个层叠的led单元10，可以根据具体需求设定层叠的led单元10的个数，包括不局限于2各，可以为任意多个。

采用四个第一衬底，分别用于形成对应所述n型半导体层的过渡外延层，对应所述势垒层的过渡外延层，对应所述势阱层的过渡外延层以及对应所述p型半导体层的过渡外延层。由于过度外延层的厚度远大于对应的目标外延层的厚度，因此可以通过多次外延用于制备不同led单元10的相应的目标外延层。采用本发明实施例所述制作方法制作图13所示led芯片时，可以参考制作图4所示结构的led芯片的制作过程，在此不再图示说明。

参考图14，图14为本发明实施例提供的又一种led芯片的结构示意图，图14所示实施方式基于图13所示实施方式，在形成最上一层gap层16后，还对其进行表面粗化，以增加发光效率。在粗化后的gap层16表面形成电极17。

本发明实施例所述制作方法中，在形成最外表面的gap层后，在500℃条件下退火处理10min。

本发明实施例所述制作方法中，led芯片的n型半导体层的厚度可以为1μm，多量子阱层的厚度可以是p型层的厚度可以是具体厚度参数可以根据需求设定，不做具体限定。

通过上述描述可知，本发明实施所述制作方法中，通过两次溅射过程，可以将目标外延层溅射至非晶格匹配的目标衬底表面，相对于现有一次外延靶材生长方法，生长温度无需变化。采用与目标外延层晶格匹配的过渡衬底，通过外延工艺可以在所述过渡衬底表面形成整面晶体结构的过渡外延层，不存在晶格失配问题。由于所述过渡外延层为整面晶体结构，故可以通过外延工艺，以所述过渡外延层为靶材，在非晶格匹配的目标衬底上形成单晶结构的所述目标外延层，可以次奥出薄膜应力，通过预设的溅射外延工艺参数控制可以实现最小晶格为单位的目标外延层，形成单晶结构，用于led芯片或是pn结制备。由于所述目标外延层为通过外延工艺形成的单晶结构，其厚度精度较好，且与所述目标衬底的生长应力较小，无需再压合新的衬底，以进行衬底转移，克服了现有技术中外延层的生长厚度的精度较差、压合应力以及生长应力较大的问题，提高了led芯片的可靠性。

所述制作方法在制作具有梯度变化的目标外延层时，溅射外延技术可以使得外延生长更直接有效，减少晶格失配，外延膜层内的应力小，简化了芯片制作工艺，无需转移衬底。

所述制作方法无需多次cip刻蚀进行串联，工艺简单，用于制作具有多个层叠led单元的垂直结构的led芯片时，无需辅助工艺。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。