晶圆、堆叠式半导体装置及其制造方法与流程

本公开涉及半导体领域，尤其涉及利用键合形成的堆叠式半导体装置。

背景技术：

目前，在一些情况下，特别是在背照式图像传感器的情况下，需要在晶圆级别将两片晶圆面对面键合在一起。而晶圆与晶圆面对面键合在一起，又有如下几种方式：

一、常规背照式图像传感器(normalbsiimagesensor)，它是由一片承载晶圆(carrierwafer)和一片器件晶圆(devicewafer)键合在一起而形成的，键合界面一般为电介质层与电介质层(例如teos与teos,teos与热氧化物等)；

二、常规堆叠式图像传感器(stackedimagesensor)，它是由一片逻辑晶圆(logicwafer)和一片像素晶圆(pixelwafer)键合在一起而形成的，键合界面一般为电介质层与电介质层(例如teos与teos,teos与氮化硅等)，其中，上下两片晶圆的电路是通过tsv(throughsiliconvia)结构连接起来。通过将信号处理电路转移到逻辑晶圆中，可以增加像素晶圆中的像素区域的总面积；

三、混合键合技术(hybridbondingtechnology)图像传感器，它也是由一片逻辑晶圆和一片像素晶圆键合在一起而形成的，不同之处在于，键合界面不仅有电介质层与电介质层的键合，还有金属与金属的键合(例如cu与cu,au与au等)。这是堆叠式图像传感器的下一代，上下两片晶圆的电路是通过键合界面的金属与金属键合而连接起来的，从而达到进一步增加像素晶圆中的像素区域的总面积的目的。

但是，在混合键合技术中还存在不少问题，例如，金属与金属的直接键合连接并不容易实现，工艺复杂，可靠性低等等。

因此存在对于新的技术的需求。

技术实现要素：

本公开的一个目的是提供一种新型的堆叠式半导体装置结构及其制造方法。本公开的另一个目的是提供用于该堆叠式半导体装置的新型晶圆结构及其制造方法。

根据本公开的第一方面，提供了一种堆叠式半导体装置，其包括：第一衬底；位于第一衬底上的第一层间绝缘层和镶嵌在第一层间绝缘层中的第一金属连线；位于第一层间绝缘层和第一金属连线上的第一电介质层和一个或更多个金属凸块，所述金属凸块与第一金属连线接触并且嵌在第一电介质层中；位于第一电介质层和金属凸块上的第二电介质层和一个或更多个通孔部件，所述通孔部件形成在第二电介质层中并且与金属凸块接触，第二电介质层与第一电介质层接触；位于第二电介质层和通孔部件上的第二层间绝缘层和镶嵌在第二层间绝缘层中的第二金属连线，第二金属连线与通孔部件接触；以及位于第二层间绝缘层和第二金属连线上的第二衬底，其中第一金属连线与第二金属连线通过至少一个通孔部件和至少一个金属凸块而电连接在一起。

根据本公开的第二方面，提供了一种晶圆，其包括：第一衬底，位于第一衬底上的第一层间绝缘层和镶嵌在第一层间绝缘层中的第一金属连线；以及位于第一层间绝缘层和第一金属连线上的第一电介质层，第一电介质层暴露于外部，并且在第一电介质层中形成有一个或更多个开口部，所述开口部穿通第一电介质层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分。

根据本公开的第三方面，提供了一种晶圆，其包括：第二衬底；位于第二衬底上的第二层间绝缘层和镶嵌在第二层间绝缘层中的第二金属连线；位于第二层间绝缘层和第二金属连线上的第二电介质层和一个或更多个通孔部件，通孔部件形成在第二电介质层中并且与第二金属连线接触；以及位于第二电介质层和通孔部件上的一个或更多个金属凸块，所述金属凸块与通孔部件接触，其中金属凸块的至少顶面暴露于外部，并且与第二金属连线通过至少一个通孔部件而电连接在一起。

根据本公开的第四方面，提供了一种制造晶圆的方法，其包括：在第一衬底上形成第一层间绝缘层；通过镶嵌工艺在第一层间绝缘层中形成第一金属连线；以及在第一层间绝缘层和第一金属连线上沉积并图案化第一电介质层，从而在第一电介质层中形成一个或更多个开口部，所述开口部穿通第一电介质层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分，其中第一电介质层暴露于外部。

根据本公开的第五方面，提供了一种制造晶圆的方法，其包括：在第二衬底上形成第二层间绝缘层；通过镶嵌工艺在第二层间绝缘层中形成第二金属连线；在第二层间绝缘层和第二金属连线上形成第二电介质层；在第二电介质层中形成与第二金属连线接触的一个或更多个通孔部件；以及在第二电介质层和通孔部件上沉积金属层并对该金属层进行图案化，从而形成与通孔部件接触的一个或更多个金属凸块，其中，金属凸块的至少顶面暴露于外部，并且与第二金属连线通过至少一个通孔部件而电连接在一起。

根据本公开的第六方面，提供了一种制造堆叠式半导体装置的方法，其包括：利用上述第四方面的方法来制造第一晶圆，并且利用上述第五方面的方法来制造第二晶圆；将第一晶圆和第二晶圆中的一个倒置在第一晶圆和第二晶圆中的另一个的上方，将金属凸块对准放置在开口部中并且接触第一金属连线的暴露部分，并将第二电介质层与第一电介质层接触；对相互接触好的第一晶圆和第二晶圆进行键合处理，其中在键合后第一金属连线与第二金属连线通过至少一个通孔部件和至少一个金属凸块而电连接在一起。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得更为清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1a-1c分别示出了根据本公开示例性实施例的键合前的两个晶圆以及键合后的堆叠式半导体装置的截面示意图。

图2a-2c分别示出了根据本公开另一示例性实施例的键合前的两个晶圆以及键合后的堆叠式半导体装置的截面示意图。

图3a-3c分别示出了根据本公开另一示例性实施例的键合前的两个晶圆以及键合后的堆叠式半导体装置的截面示意图。

图4-6分别示出了根据本公开示例性实施例的堆叠式半导体装置中包含的两个晶圆的制造方法以及将两个晶圆键合而形成堆叠式半导体装置的方法的流程图。

图7a-7j分别示出了在根据本公开一个示例性实施例来制造堆叠式半导体装置的一个方法示例的各个步骤处的装置截面示意图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式

下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的半导体装置及其制造方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本发明的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

本申请的发明人发现，在前述的混合键合技术中，在将金属与金属(例如cu与cu,au与au等)直接键合时，要求两个金属表面之间的接触必须非常紧密，才能实现键合效果。而这对当前工艺提出了很高的要求。因为在对表层进行化学机械抛光(cmp)后由于同层的金属和绝缘材料的性质不同，金属通常会凹陷进去，即，cmp之后金属表面容易形成凹陷，所以键合时两个金属表面很难紧密接触不留空隙。而为了实现键合效果，要求很复杂的工艺来提高cmp后的平坦度，这增加了工艺难度。

经过深入研究，考虑到上述内容，本申请的发明人提出了一种新型的堆叠式半导体装置结构及其制造方法，其不要求很高的金属平坦度，因此不需要复杂的cmp工艺控制或其它复杂工艺，从而工艺简单。另外，还提高了键合连接的可靠性。

如前所述，本发明的技术特别适用于将逻辑晶圆和像素晶圆键合在一起形成的堆叠式图像传感器。但是，本领域技术人员均能理解本发明不限于此，而是适用于所有有类似需求的堆叠式半导体装置。

下面将结合附图来更详细阐述本发明的技术。

图1a-1c分别示出了根据本公开示例性实施例的键合前的两个晶圆以及键合后的堆叠式半导体装置的截面示意图。

具体而言，图1a和图1b分别示出了处于待键合状态的上晶圆和下晶圆。请注意，在本文中，“上晶圆”和“下晶圆”只是一个相对概念，在堆叠时总有一个晶圆处于上部，一个晶圆处于下部，但本发明并不限定哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在本文中，为了描述简单、方便，只示出了这两个晶圆的一种位置关系，而本领域技术人员均能理解，在本文中描述的所有技术内容也同样适用于“上晶圆”与“下晶圆”的位置上下颠倒的情况，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。在一些情况下，优选地，在对两个晶圆进行键合处理期间，将晶圆弯曲度(bow)比较大的晶圆放在下面。但是，在这种情况下，在晶圆键合结束后，也可以根据实际需求来决定是否上下颠倒，从而确定最终哪个晶圆在上面哪个晶圆在下面。

另外，为了将两个晶圆顶部金属进行直接键合互连，在制备好上晶圆之后要将其倒置，从而与下晶圆的待键合金属连线对准，因此图1a中示出的是倒置的上晶圆，但是由于制造上晶圆的过程中上晶圆是正置的，因此下面单独描述上晶圆的各部件的上下位置关系时是与图1a中的相反。

在将图1a中示出的上晶圆和图1b中示出的下晶圆对准键合之后，形成了图1c中示出的堆叠式半导体装置。当然，本领域技术人员均能理解，图1c中的堆叠式半导体装置并不一定是最终的产品，而是在一些情况下还会进行后续处理，例如在制造堆叠式图像传感器时，在将两个晶圆键合之后还要减薄像素晶圆，并在其背面上制作滤光器和微透镜等部件，但这些不是本发明关注之处，所以图中均未示出。另外，尽管图中仅示出了两个晶圆堆叠在一起的情况，但是本领域技术人员均能理解本发明不限于此，而是能适用于任意数量的晶圆相互键合而堆叠在一起。

下面先整体描述键合形成的堆叠式半导体装置。

如图1c所示，堆叠式半导体装置包括：第一衬底101；位于第一衬底101上的第一层间绝缘层102和镶嵌在第一层间绝缘层102中的第一金属连线103；位于第一层间绝缘层102和第一金属连线103上的第一电介质层104和一个或更多个金属凸块105，所述金属凸块105与第一金属连线103接触并且嵌在第一电介质层104中；位于第一电介质层104和金属凸块105上的第二电介质层106和一个或更多个通孔部件107，所述通孔部件107形成在第二电介质层106中并且与金属凸块105接触，第二电介质层106与第一电介质层104接触；位于第二电介质层106和通孔部件107上的第二层间绝缘层108和镶嵌在第二层间绝缘层108中的第二金属连线109，第二金属连线109与通孔部件107接触；以及位于第二层间绝缘层108和第二金属连线109上的第二衬底110。其中，第一金属连线103与第二金属连线109通过至少一个通孔部件107和至少一个金属凸块105而电连接在一起。

请注意，在本文中，“第一”、“第二”、“第三”、“第四”等编号只是为了对具有相同名称的各个不同部件进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一电介质层”和“第二电介质层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底101/110可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如si、sic、sige等)制成。在另一些实施方式中，衬底101/110也可以为绝缘体上硅(soi)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底101/110中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。尽管图中未示出，但是衬底101/110上还可以已经形成有其它层或构件，例如，栅极结构、接触孔、层间电介质层、下层金属连线和通孔等等。另外，本文中的“层间绝缘层”用于在各个金属层之间以及每个金属层内的各个连线之间进行电隔离，也常被称为“层间电介质层(interlayerdielectric，ild)”。

另外，虽然图中只示出了一个连接结构，但是本领域技术人员均理解，对于上下晶圆之间要连接在一起的每个金属连线都要形成至少一个这样的连接结构。另外，虽然图中对于每个连接结构都形成了四个金属凸块105，而且对于每个金属凸块105都形成了四个通孔部件107，但本领域技术人员均能理解，本发明不限于此，而是可以设置任意数目的金属凸块105和通孔部件107。优选地，可以对于每个连接结构(即对于每对要连接的金属连线)设置多于三个金属凸块，对于每个金属凸块设置多于三个通孔部件，这样可以进一步降低工艺难度或工艺要求。这是因为在此优选情况下，只需要任何一个金属凸块与金属连线键合成功且与任何一个通孔部件连接成功，即可以保证上下晶圆中的相应金属连线连接成功。

在一些实施方式中，通孔部件107可以包括铜或钨，或者可以是任何由常规工艺获得的通孔部件。在一些实施方式中，第一和第二金属连线103和109可以为任何由常规工艺获得的金属线，例如为铜线，并且在与层间电介质层102/108之间的界面处存在衬垫层(例如ta/tan，图中未示出)，以便增强金属粘附性和/或防止金属扩散。在一些实施方式中，金属凸块105可以由铝或者钨形成，因为其容易扩散等优势便于进行金属间键合。

在一些实施方式中，图1c示出的堆叠式半导体装置为堆叠式图像传感器，其通常是将称为逻辑晶圆和像素晶圆的两个晶圆键合而成。此时，第一衬底和第二衬底中的一个用作像素晶圆，其中形成有用作像素单元的光电二极管，而第一衬底和第二衬底中的另一个用作逻辑晶圆，其中形成有用作信号处理电路的晶体管部件。

图1c中还示出了堆叠式半导体装置中的键合表面，其包括两部分，一是金属凸块105与第一金属连线103之间的金属键合表面，二是第一电介质层104与第二电介质层106之间的介质键合表面。由于采用金属凸块105进行键合，因此不需要复杂的cmp工艺控制或其它复杂工艺来形成很高金属平坦度的金属连线，从而工艺简单。另外，还提高了键合连接的可靠性。

下面分别描述键合之前的两个晶圆的结构，从而更明确阐述本发明的技术。前面针对图1c所述的特征也同样适用于下文中内容。

如图1a所示，上晶圆包括：第二衬底110；位于第二衬底110上的第二层间绝缘层108和镶嵌在第二层间绝缘层108中的第二金属连线109；位于第二层间绝缘层108和第二金属连线109上的第二电介质层106和一个或更多个通孔部件107，通孔部件107形成在第二电介质层106中并且与第二金属连线109接触；以及位于第二电介质层106和通孔部件107上的一个或更多个金属凸块105。金属凸块105与通孔部件107接触，其中金属凸块105的至少顶面暴露于外部，并且与第二金属连线109通过至少一个通孔部件107而电连接在一起。

如图1b所示，下晶圆包括：第一衬底101，位于第一衬底101上的第一层间绝缘层102和镶嵌在第一层间绝缘层102中的第一金属连线103；以及位于第一层间绝缘层102和第一金属连线103上的第一电介质层104，第一电介质层104暴露于外部，并且在第一电介质层104中形成有一个或更多个开口部111。开口部111穿通第一电介质层104而到达第一金属连线103的表面，从而从开口部111中暴露出第一金属连线103的部分。

图1a中的上晶圆的金属凸块105与图1b中的下晶圆的开口部111形状和位置匹配，以便键合后较好结合在一起。

虽然图中示出的金属凸块105和对应的开口部111都是矩形的，但是本领域技术人员均能理解，本发明的金属凸块和开口部的形状不限于此。例如，通常，刻蚀形成的金属凸块和开口部的形状可能是梯形的。只要金属凸块和开口部的形状匹配，适于键合即可。

另外，在一些实施方式中，图1a-1c中示出的第一金属连线103和第二金属连线109分别为在第一衬底101和第二衬底110上形成的最顶层金属层中的线。但是，本发明不限于此。在另一些实施方式中，第一金属连线103和第二金属连线109也可以位于次顶层的金属层，或者次次顶层的金属层等等。在这种情况下，第一电介质层104和第二电介质层106除了顶层电介质层之后还可以包括一个或更多个用于金属层的层间电介质层(ild)，并且开口部111和通孔部件107要分别穿通第一电介质层104和第二电介质层106而到达第一金属连线103和第二金属连线109。

图2a-2c分别示出了根据本公开另一示例性实施例的键合前的两个晶圆以及键合后的堆叠式半导体装置的截面示意图。其与图1a-1c的主要区别在于：示出了第一电介质层104和第二电介质层106的层叠结构。

在键合之前，如图2a所示，第二电介质层106由第三氮化硅层112和第二氧化物层113层叠而成，其中第三氮化硅层112接触第二金属连线109，第二氧化物层113的一部分暴露于外部并且另一部分接触金属凸块105。如图2b所示，第一电介质层104由第一氮化硅层114和第一氧化物层115层叠而成，第一氮化硅层114接触第一金属连线103，第一氧化物层115暴露于外部。

在键合后，如图2c所示，第一电介质层104中的第一氧化物层115的上表面与第二电介质层106中的第二氧化物层113的上表面键合在一起，并且第一氧化物层115和第一氮化硅层114中形成的开口的侧壁接触金属凸块105侧壁。

在图2a-2c的情况下，第一电介质层104和第二电介质层106均采用氮化硅加氧化物的层叠结构，从而能够利用氮化硅防止金属连线中的金属扩散，同时利用氧化物实现较好的隔离和键合效果等。

图3a-3c分别示出了根据本公开另一示例性实施例的键合前的两个晶圆以及键合后的堆叠式半导体装置的截面示意图。其与图2a-2c的主要区别在于：第一电介质层104为三层层叠结构。

在键合之前，图3a所示的上晶圆的结构与图2a所示的相同。而在图3b所示的下晶圆中，第一电介质层104由第一氮化硅层114、第一氧化物层115和第二氮化硅层116依次层叠而成，其中第一氮化硅层114接触第一金属连线103，第二氮化硅层116暴露于外部并且覆盖开口部的侧壁。

在键合后，如图3c所示，第二氮化硅层116的上表面与第二电介质层106(具体为其中的第二氧化物层113)的上表面键合在一起，并且第二氮化硅层116还覆盖了金属凸块105的侧壁。

利用图3a-3c所示的结构，实现了氧化物与氮化硅之间的键合，其增强了介质层与介质层之间的键合效果。另外，由于第二氮化硅层116还覆盖了金属凸块105的侧壁，因此还可以防止金属凸块的扩散。

为了键合形成图3c的装置，还可以采用图3a-3b的替代结构来实现，即，将图3b所示的第一电介质层104中的第二氮化硅层116移到图3a所示的上晶圆上形成。也就是说，下晶圆与图2b所示的结构相同，其中第一电介质层104仍由第一氮化硅层114和第一氧化物层115层叠而成，第一氮化硅层114接触第一金属连线，第一氧化物层115暴露于外部。但是，在图2a所示的上晶圆上进一步形成位于第二氧化物层113和金属凸块105上的第四氮化硅层，第四氮化硅层暴露于外部，并且覆盖金属凸块105的侧壁而不覆盖金属凸块105的顶面。键合后得到的结构与图3c所示的一样。

在一些实施方式中，上述的第一氧化物层115和第二氧化物层113均可以由未掺杂的硅氧化物(例如，未掺杂的硅酸盐玻璃(undopedsilicateglass，简写为“usg”))制成。

图4-6分别示出了根据本公开示例性实施例的堆叠式半导体装置中包含的两个晶圆的制造方法以及将两个晶圆键合而形成堆叠式半导体装置的方法的流程图。

具体而言，图4示出的是用于制造堆叠式半导体装置中的下晶圆的方法400。

如图4所示，在步骤410处，在第一衬底上形成第一层间绝缘层。

在步骤420处，通过镶嵌工艺(也称为大马士革(damascene)工艺)在第一层间绝缘层中形成第一金属连线。

在步骤430处，在第一层间绝缘层和第一金属连线上沉积并图案化第一电介质层，从而在第一电介质层中形成一个或更多个开口部，所述开口部穿通第一电介质层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分，其中第一电介质层暴露于外部。

在一些实施方式中，沉积并图案化第一电介质层的步骤可以包括：在第一层间绝缘层和第一金属连线上依次沉积第一氮化硅层和第一氧化物层；以及通过光刻和刻蚀处理对第一氮化硅层和第一氧化物层进行图案化以便形成所述开口部，所述开口部穿通第一氮化硅层和第一氧化物层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分，其中第一氮化硅层与第一金属连线接触，第一氧化物层暴露于外部。

在一些实施方式中，沉积并图案化第一电介质层的步骤可以包括：在第一层间绝缘层和第一金属连线上依次沉积第一氮化硅层和第一氧化物层；通过光刻和刻蚀处理对第一氮化硅层和第一氧化物层进行图案化以便形成所述开口部，所述开口部穿通第一氮化硅层和第一氧化物层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分；在第一氧化物层和第一金属连线的暴露部分上保形地沉积第二氮化硅层；以及将第二氮化硅层的位于第一金属连线的暴露部分上的部分去除，从而仍然从开口部中暴露出第一金属连线的部分，其中第一氮化硅层与第一金属连线接触，第二氮化硅层暴露于外部并且覆盖开口部的侧壁。

图5示出的是用于制造堆叠式半导体装置中的上晶圆的方法500。

如图5所示，在步骤510处，在第二衬底上形成第二层间绝缘层。

在步骤520处，通过镶嵌工艺在第二层间绝缘层中形成第二金属连线。

在步骤530处，在第二层间绝缘层和第二金属连线上形成第二电介质层。

在一些实施方式中，形成第二电介质层的步骤可以包括：在第二层间绝缘层和第二金属连线上依次沉积第三氮化硅层和第二氧化物层，其中第三氮化硅层与第二金属连线接触，第二氧化物层的一部分暴露于外部并且另一部分与金属凸块接触。在另一些实施方式中，由于后续还形成覆盖层，因此第二氧化物层并不暴露于外部。

在步骤540处，在第二电介质层中形成与第二金属连线接触的一个或更多个通孔部件。

在步骤550处，在第二电介质层和通孔部件上沉积金属层并对该金属层进行图案化，从而形成与通孔部件接触的一个或更多个金属凸块，其中，金属凸块的至少顶面暴露于外部，并且与第二金属连线通过至少一个通孔部件而电连接在一起。

在一些实施方式中，在第二电介质层由第三氮化硅层和第二氧化物层层叠而成的情况下，在形成金属凸块之后还可以包括：在第二氧化物层和金属凸块上保形地沉积第四氮化硅层；以及把第四氮化硅层的位于金属凸块的顶面上的部分去除，至少保留第四氮化硅层的位于金属凸块的侧壁上的部分，其中第四氮化硅层暴露于外部。

图6示出的是用于制造堆叠式半导体装置的方法600。

如图6所示，在步骤610处，在利用如前所述的图4和图5的方法分别制造了第一晶圆(即前述下晶圆)和第二晶圆(即前述上晶圆)之后，将第一晶圆和第二晶圆中的一个(例如上晶圆)倒置在第一晶圆和第二晶圆中的另一个(例如下晶圆)的上方，将金属凸块对准放置在开口部中并且接触第一金属连线的暴露部分，并将第二电介质层与第一电介质层接触。如前所述，也可以把上下晶圆的位置颠倒。

在步骤620处，对相互接触好的第一晶圆和第二晶圆进行键合处理，其中在键合后第一金属连线与第二金属连线通过至少一个通孔部件和至少一个金属凸块而电连接在一起。

为了更完整全面地理解本发明，下面将以图3c所示出的堆叠式半导体装置为例来详细描述根据本公开一个示例性实施例的堆叠式半导体装置的制造方法的一个具体示例。请注意，这个示例并不意图构成对本发明的限制。例如，本发明并不仅限于图3c所示出的具体结构，而是对所有有相同需求或设计考量的堆叠式半导体装置都适用。上面结合图1a-3c和图4-6所描述的内容也可以适用于对应的特征。

图7a-7j分别示出了在制造堆叠式半导体装置的一个方法示例的各个步骤处的装置截面示意图，其中图7a-7d涉及下晶圆的制造，图7e-7h涉及上晶圆的制造，图7i-7j涉及上下晶圆的键合。

在图7a处，在第一衬底101上形成第一层间绝缘层102和镶嵌其中的第一金属连线103。第一金属连线103例如为铜线，可以通过常规镶嵌工艺形成，在铜线下方有衬垫层ta/tan，在此不再赘述。

在图7b处，在cmp处理后平坦的第一层间绝缘层102和第一金属连线103表面上通过例如化学气相沉积(cvd)工艺等依次沉积第一氮化硅层114和第一氧化物层115(例如为usg)。

在图7c处，通过光刻和刻蚀处理对第一氮化硅层114和第一氧化物层115进行图案化，即，刻穿这两层而停止在第一金属连线103的表面上，从而形成开口部111。此时从开口部111中暴露出第一金属连线103的部分，即待键合部分。

在图7d处，通过例如cvd工艺在整个表面上保形地沉积第二氮化硅层116，并且利用光刻和刻蚀处理将位于第一金属连线103的暴露部分上的第二氮化硅层去除，从而仍然从开口部111中暴露出第一金属连线103的待键合部分。此时，第二氮化硅层116的整个表面暴露于外，等待键合。下晶圆的制造完成。

在图7e处，在第二衬底110上形成第二层间绝缘层108和镶嵌其中的第二金属连线109。第二金属连线109也可以为通过常规镶嵌工艺形成的铜线，在此不再赘述。

在图7f处，在cmp处理后平坦的第二层间绝缘层108和第二金属连线109表面上通过例如cvd工艺等依次沉积第三氮化硅层112和第二氧化物层113(例如为usg)，然后通过常规工艺在第三氮化硅层112和第二氧化物层113中开孔并填充金属来形成与第二金属连线109接触的多个通孔部件107。

在图7g处，在平坦的第二氧化物层113和通孔部件107表面上通过例如cvd工艺沉积金属层117(例如铝)。

在图7h处，利用光刻和刻蚀处理对该金属层117进行图案化，从而形成与通孔部件107接触的多个金属凸块105，其中，金属凸块105的顶面暴露于外部，准备与下晶圆中的第一金属连线103的暴露表面键合在一起。此时，第二金属连线109与金属凸块105通过多个通孔部件107而电连接在一起，第二氧化物层113的上表面除了形成金属凸块的部分之外都暴露于外，等待键合。上晶圆制备完成。

在上晶圆和下晶圆都制作完成后，接下来要进行键合，从而形成堆叠式半导体装置。虽然前面先描述了下晶圆的制造再描述上晶圆的制造，但是本领域技术人员均理解，上下晶圆的制造顺序没有任何限制，可以同时制造或先后制造，也可以分别地独立地制造。

如图7i所示，将图7h所示的上晶圆倒置并放在图7d所示的下晶圆上方，并且将上晶圆中的金属凸块105对准下晶圆中的开口部111。

在图7j处，将对准的上下晶圆接触，即将上晶圆中的金属凸块105放置在下晶圆中的开口部111中并且接触第一金属连线103的暴露部分，并将第二氧化物层113与第二氮化硅层116接触。然后，对相互接触好的第二晶圆和第一晶圆进行键合处理，例如加压、加热等处理。在键合后，第一金属连线103与第二金属连线109通过至少一个通孔部件107和至少一个金属凸块105而电连接在一起。

另外，在晶圆键合工艺结束后，还可以通过例如炉管高温退火等方式来退火，加速金属连线(如铜)在金属凸块(如铝或钨)里面的扩散，以此来增加晶圆金属间的键合力。晶圆间其余部分(介质层与介质层)可通过范德瓦尔斯力来连接。

本领域技术人员将理解，除了如图示出的工艺和结构之外，本公开还包括形成半导体装置必需的其它任何工艺和结构。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“上”、“下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。

上述描述可以指示被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

另外，本公开的实施方式还可以包括以下示例：

1、一种堆叠式半导体装置，其特征在于，包括：

第一衬底；

位于第一衬底上的第一层间绝缘层和镶嵌在第一层间绝缘层中的第一金属连线；

位于第一层间绝缘层和第一金属连线上的第一电介质层和一个或更多个金属凸块，所述金属凸块与第一金属连线接触并且嵌在第一电介质层中；

位于第一电介质层和金属凸块上的第二电介质层和一个或更多个通孔部件，所述通孔部件形成在第二电介质层中并且与金属凸块接触，第二电介质层与第一电介质层接触；

位于第二电介质层和通孔部件上的第二层间绝缘层和镶嵌在第二层间绝缘层中的第二金属连线，第二金属连线与通孔部件接触；以及

位于第二层间绝缘层和第二金属连线上的第二衬底，

其中第一金属连线与第二金属连线通过至少一个通孔部件和至少一个金属凸块而电连接在一起。

2、根据1所述的堆叠式半导体装置，其特征在于，所述堆叠式半导体装置为堆叠式图像传感器，并且在第一衬底和第二衬底中的一个中形成有用作像素单元的光电二极管，在第一衬底和第二衬底中的另一个中形成有用作信号处理电路的晶体管部件。

3、根据1所述的堆叠式半导体装置，其特征在于，所述金属凸块由铝或者钨形成。

4、根据1所述的堆叠式半导体装置，其特征在于，第一电介质层由第一氮化硅层和第一氧化物层层叠而成，第一氮化硅层接触第一金属连线，第一氧化物层接触第二电介质层。

5、根据1所述的堆叠式半导体装置，其特征在于，第一电介质层由第一氮化硅层、第一氧化物层和第二氮化硅层依次层叠而成，所述第一氮化硅层接触第一金属连线，第二氮化硅层接触第二电介质层并且覆盖金属凸块的侧壁。

6、根据1所述的堆叠式半导体装置，其特征在于，第二电介质层由第二氧化物层和第三氮化硅层层叠而成，第三氮化硅层接触第二金属连线，第二氧化物层接触第一电介质层和金属凸块。

7、根据4或5所述的堆叠式半导体装置，其特征在于，第二电介质层由第二氧化物层和第三氮化硅层层叠而成，第三氮化硅层接触第二金属连线，第二氧化物层接触金属凸块并且接触第一氧化物层或第二氮化硅层。

8、根据7所述的堆叠式半导体装置，其特征在于，第一氧化物层和第二氧化物层均由未掺杂的硅氧化物制成。

9、根据1所述的堆叠式半导体装置，其特征在于，所述一个或更多个通孔部件包括多于三个通孔部件，所述一个或更多个金属凸块包括多于三个金属凸块。

10、一种晶圆，其特征在于，包括：

第一衬底，

位于第一衬底上的第一层间绝缘层和镶嵌在第一层间绝缘层中的第一金属连线；以及

位于第一层间绝缘层和第一金属连线上的第一电介质层，第一电介质层暴露于外部，并且在第一电介质层中形成有一个或更多个开口部，所述开口部穿通第一电介质层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分。

11、根据10所述的晶圆，其特征在于，第一电介质层由第一氮化硅层和第一氧化物层层叠而成，第一氮化硅层接触第一金属连线，第一氧化物层暴露于外部。

12、根据10所述的晶圆，其特征在于，第一电介质层由第一氮化硅层、第一氧化物层和第二氮化硅层依次层叠而成，第一氮化硅层接触第一金属连线，第二氮化硅层暴露于外部并且覆盖开口部的侧壁。

13、一种晶圆，其特征在于，包括：

第二衬底；

位于第二衬底上的第二层间绝缘层和镶嵌在第二层间绝缘层中的第二金属连线；

位于第二层间绝缘层和第二金属连线上的第二电介质层和一个或更多个通孔部件，通孔部件形成在第二电介质层中并且与第二金属连线接触；以及

位于第二电介质层和通孔部件上的一个或更多个金属凸块，所述金属凸块与通孔部件接触，

其中金属凸块的至少顶面暴露于外部，并且与第二金属连线通过至少一个通孔部件而电连接在一起。

14、根据13所述的晶圆，其特征在于，第二电介质层由第三氮化硅层和第二氧化物层层叠而成，其中第三氮化硅层接触第二金属连线，第二氧化物层的一部分暴露于外部并且另一部分接触金属凸块。

15、根据13所述的晶圆，其特征在于，第二电介质层由第三氮化硅层和第二氧化物层层叠而成，其中第三氮化硅层接触第二金属连线，第二氧化物层的一部分接触金属凸块，

并且所述晶圆还包括位于第二氧化物层和金属凸块上的第四氮化硅层，第四氮化硅层暴露于外部，并且覆盖金属凸块的侧壁而不覆盖金属凸块的顶面。

16、一种制造晶圆的方法，其特征在于，包括：

在第一衬底上形成第一层间绝缘层；

通过镶嵌工艺在第一层间绝缘层中形成第一金属连线；以及

在第一层间绝缘层和第一金属连线上沉积并图案化第一电介质层，从而在第一电介质层中形成一个或更多个开口部，所述开口部穿通第一电介质层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分，

其中第一电介质层暴露于外部。

17、根据16所述的方法，其特征在于，沉积并图案化第一电介质层的步骤包括：

在第一层间绝缘层和第一金属连线上依次沉积第一氮化硅层和第一氧化物层；以及

通过光刻和刻蚀处理对第一氮化硅层和第一氧化物层进行图案化以便形成所述开口部，所述开口部穿通第一氮化硅层和第一氧化物层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分，

其中第一氮化硅层与第一金属连线接触，第一氧化物层暴露于外部。

18、根据16所述的方法，其特征在于，沉积并图案化第一电介质层的步骤包括：

在第一层间绝缘层和第一金属连线上依次沉积第一氮化硅层和第一氧化物层；

通过光刻和刻蚀处理对第一氮化硅层和第一氧化物层进行图案化以便形成所述开口部，所述开口部穿通第一氮化硅层和第一氧化物层而到达第一金属连线的表面，从而从开口部中暴露出第一金属连线的部分；

在第一氧化物层和第一金属连线的暴露部分上保形地沉积第二氮化硅层；以及

将第二氮化硅层的位于第一金属连线的暴露部分上的部分去除，从而仍然从开口部中暴露出第一金属连线的部分，

其中第一氮化硅层与第一金属连线接触，第二氮化硅层暴露于外部并且覆盖开口部的侧壁。

19、一种制造晶圆的方法，其特征在于，包括：

在第二衬底上形成第二层间绝缘层；

通过镶嵌工艺在第二层间绝缘层中形成第二金属连线；

在第二层间绝缘层和第二金属连线上形成第二电介质层；

在第二电介质层中形成与第二金属连线接触的一个或更多个通孔部件；以及

在第二电介质层和通孔部件上沉积金属层并对该金属层进行图案化，从而形成与通孔部件接触的一个或更多个金属凸块，

其中，金属凸块的至少顶面暴露于外部，并且与第二金属连线通过至少一个通孔部件而电连接在一起。

20、根据19所述的方法，其特征在于，形成第二电介质层的步骤包括：

在第二层间绝缘层和第二金属连线上依次沉积第三氮化硅层和第二氧化物层，

其中第三氮化硅层与第二金属连线接触，第二氧化物层的一部分暴露于外部并且另一部分与金属凸块接触。

21、根据19所述的方法，其特征在于，形成第二电介质层的步骤包括：在第二层间绝缘层和第二金属连线上依次沉积第三氮化硅层和第二氧化物层，其中第三氮化硅层与第二金属连线接触，第二氧化物层的一部分与金属凸块接触；

并且，在形成金属凸块之后所述方法还包括：

在第二氧化物层和金属凸块上保形地沉积第四氮化硅层；以及

把第四氮化硅层的位于金属凸块的顶面上的部分去除，至少保留第四氮化硅层的位于金属凸块的侧壁上的部分，

其中第四氮化硅层暴露于外部。

22、一种制造堆叠式半导体装置的方法，其特征在于，包括：

利用根据16-18中的任一项所述的方法来制造第一晶圆，并且利用根据19-21中的任一项所述的方法来制造第二晶圆；

将第一晶圆和第二晶圆中的一个倒置在第一晶圆和第二晶圆中的另一个的上方，将金属凸块对准放置在开口部中并且接触第一金属连线的暴露部分，并将第二电介质层与第一电介质层接触；以及

对相互接触好的第一晶圆和第二晶圆进行键合处理，其中在键合后第一金属连线与第二金属连线通过至少一个通孔部件和至少一个金属凸块而电连接在一起。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。