超结MOSFET结构的制作方法

本实用新型公开了一种场效晶体管，本实用新型尤其是一种超结MOSFET结构。

背景技术：

VDMOSFET（高压功率MOSFET）可以通过减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOSFET中，提高器件的击穿电压和减小器件的导通电阻是一对矛盾，超结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层，在较低反向电压下将P型N型区耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET导通电阻的理论极限。

超结MOSFET具有导通损耗低，栅极电荷低，开关速度快，器件发热小，能效高的优点，产品可广泛用于个人电脑、笔记本电脑、上网本或手机、照明（高压气体放电灯）产品以及电视机（液晶或等离子电视机）和游戏机等高端消费电子产品的电源或适配器。

技术实现要素：

本实用新型的目的是克服现有技术中存在的不足，提供一种对称性高、可提高耐压程度的超结MOSFET结构。

按照本实用新型提供的技术方案，所述超结MOSFET结构，它包括N型重掺杂衬底及形成于N型重掺杂衬底上的N型轻掺杂外延层；且N型轻掺杂外延层包括元胞区及包围元胞区的终端区；

在元胞区中形成有至少一个晶体管单元，晶体管单元包括形成于N型轻掺杂外延层中的一对元胞区P柱，元胞区P柱的顶端均连接有P型体区和N型体区，P型体区和N型体区均位于N型轻掺杂外延层内；N型轻掺杂外延层表面形成有栅极组件，栅极组件位于一对元胞区P柱之间；且栅极组件包括形成于N型轻掺杂外延层表面的栅氧化层及形成于栅氧化层内的多晶硅栅极；

在终端区中形成有至少一个终端区P柱，在终端区P柱的顶端形成有终端区氧化绝缘层。

所述元胞区P柱及终端区P柱均为P型单晶硅。

本实用新型中，P型体区采用自对准注入，对称性比传统的带光刻版注入对称性要高；本实用新型中，P型体区是在沟槽腐蚀完，然后再外延一层外延层再注入形成的，这样相当于提高P元胞区P柱的厚度，有利于提高器件的耐压程度。

附图说明

图1是本实用新型的结构示意图。

图2是本实用新型在制作时的步骤S1的结构示意图。

图3是本实用新型在制作时的步骤S2的结构示意图。

图4是本实用新型在制作时的步骤S3的结构示意图。

图5是本实用新型在制作时的步骤S4的结构示意图。

图6是本实用新型在制作时的步骤S5的结构示意图。

图7是本实用新型在制作时的步骤S6的结构示意图。

具体实施方式

下面结合具体实施例对本实用新型作进一步说明。

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

该超结MOSFET结构，它包括N型重掺杂衬底201及形成于N型重掺杂衬底201上的N型轻掺杂外延层202；且N型轻掺杂外延层202包括元胞区及包围元胞区的终端区；

在元胞区中形成有至少一个晶体管单元，晶体管单元包括形成于N型轻掺杂外延层202中的一对元胞区P柱203，元胞区P柱203的顶端均连接有P型体区204和N型体区208，P型体区204和N型体区208均位于N型轻掺杂外延层202内；N型轻掺杂外延层202表面形成有栅极组件，栅极组件位于一对元胞区P柱203之间；且栅极组件包括形成于N型轻掺杂外延层202表面的栅氧化层205及形成于栅氧化层205内的多晶硅栅极206；

在终端区中形成有至少一个终端区P柱207，在终端区P柱207的顶端形成有终端区氧化绝缘层209。

所述元胞区P柱203及终端区P柱207均为P型单晶硅。

本实用新型的超结MOSFET结构可以通过以下生产步骤得到：

S1：提供一N型重掺杂衬底201，在N型重掺杂衬底201上形成N型轻掺杂外延层202，对N型轻掺杂外延层202进行刻蚀，形成一对元胞区沟槽及至少一个终端区沟槽，在元胞区沟槽内形成元胞区P柱203，在终端区沟槽内形成终端区P柱207；

S2：在N型轻掺杂外延层202上生长出一层氧化绝缘基础层210，利用一块掩膜板，并在位于元胞区内的硬掩板层中形成若干暴露出N型轻掺杂外延层202的开口，利用掩膜板做遮挡，刻蚀掉元胞区的氧化绝缘基础层210，留下终端区的氧化绝缘基础层210；

S3：在并对应一对元胞区P柱203之间的N型轻掺杂外延层202表面形成栅氧化层205，在栅氧化层205的表面形成多晶硅栅极206；

S4：在位于元胞区的N型轻掺杂外延层202的上部进行B注入和扩散，形成P型体区204

S5：在位于元胞区的N型轻掺杂外延层202上部进行As注入和扩散，形成N型体区接触区208；

S6：对终端区的氧化绝缘基础层210进行生长增厚处理形成终端区氧化绝缘层209，对栅氧化层205进行生长增厚处理，使得生长完成的终端区氧化绝缘基础层使得生长完成的栅氧化层205将多晶硅栅极206淹没，最后，在生长完成的栅氧化层205上挖出挖接触孔。

所述终端区氧化绝缘层209和栅氧化层205的材质均为二氧化硅。

所述氧化绝缘基础层的厚度为1000~5000埃。