技术特征：
技术总结
驱动器电路(11)包括多个级联连接的NMOS晶体管，调制信号(VGN1)被施加到所述NMOS晶体管中的位于最下级处的最下级晶体管(TN1)的栅极端子，对位于所述最下级晶体管的上级处的上级晶体管(TN2)的栅极端子施加上级偏置电位(VGN2)，所述上级偏置电位(VGN2)包括位于所述上级晶体管(TN2)的紧邻下级的晶体管(TN1)的最小栅极‑源极电压(VGN1min)和最大漏极‑源极电压(VDS1max)之和。
技术研发人员：岸俊树;长谷宗彦;中野慎介;桂井宏明;野河正史;野坂秀之
受保护的技术使用者：日本电信电话株式会社
技术研发日：2017.10.16
技术公布日：2019.06.14