直接调制激光器驱动电路的制作方法
本发明涉及一种用于驱动dml(直接调制激光器)的分路ld(激光二极管)驱动技术，在所述dml中，对ld的光强度进行直接调制。
背景技术：
近年来，随着通信业务量的增加，要求使用光纤的光通信网络具有较大的容量。具体地，用作通信网络的主要标准要素的以
如图18所示，在100gbase-lr4/er4光传输系统的布置示例中，使用分路电路布置的ld驱动器已被报道为在虚线包围的发送前端中作为能够以低功耗执行高速操作的ld驱动器。
在使用分路ld驱动器的发送前端的布置示例中，如图19所示，由虚线包围的部分是分路ld驱动器部分。通过向ld添加并联的分路ld驱动器部分，接通/断开ld驱动器部分中的开关以承载信息，如图20a、图20b、图20c和图20d所示(非专利文献1中的图4)。由于分路ld驱动器具有较大的输出阻抗，所述驱动器与ld单片地集成或与ld安装在同一封装件中。因此，无需执行阻抗匹配，并且可以以低功耗执行高速操作。
相关技术文献
非专利文献
非专利文献1：a.moto,t.ikagawa,s.sato,y.yamasaki,y.onishi及k.tanaka,“alowpowerquad25.78-gbit/s2.5vlaserdiodedriverusingshunt-drivingin0.18mmsige-bicmos”，compoundsemiconductorintegratedcircuitsymposium，2013。
技术实现要素：
发明要解决的技术问题
如图21所示，在驱动器部分通过dc耦合直接加载在ld的阳极的布置中，当将cmos工艺用于驱动器时，施加到ld的阳极的电压和施加到晶体管的漏极的电压是共同的。
然而，由于晶体管的击穿电压随着当前cmos工艺的微型化而趋于减小，因此在如图21所示的关联的分路ld驱动器中，施加在晶体管的漏极和源极之间的电压超过击穿电压，从而不必要地击穿所述晶体管。此外，在eo响应中在ld弛豫振荡频率fr处存在谐振峰，并且由于这种谐振峰而导致在光波形中不期望地出现过冲和失真。
本发明解决这些问题，其目的在于提供一种能够避免晶体管的击穿的dml驱动技术。
解决问题的方法
为了实现上述目标，根据本发明的dml驱动电路包括：电源电路，配置为向激光二极管供给驱动电流；以及驱动器电路，与所述激光二极管并联连接，配置为根据输入的调制信号旁通所述驱动电流，其中所述驱动器电路包括多个级联连接的nmos晶体管，所述调制信号被施加到所述nmos晶体管中的位于最下级处的最下级晶体管的栅极端子，以及对所述nmos晶体管中的位于最下级晶体管的上级处的上级晶体管的栅极端子施加上级偏置电位，所述上级偏置电位是位于所述上级晶体管的紧邻下级的晶体管的最小栅极-源极电压和最大漏极-源极电压之和。
本发明的效果
根据本发明，由于可以抑制当断开驱动电路的晶体管时获得的漏极-源极电压vds使之不超过最大电压vdsmax，所以可以避免当vds超过击穿电压时发生晶体管的击穿。
附图说明
图1是示出了根据第一实施例的dml驱动电路的布置的电路图；
图2是示出了根据第一实施例的级联布置的晶体管的i-v特性的图；
图3是示出了图1所示的dml驱动电路的衍生电路布置的示例的电路图；
图4是示出了根据第二实施例的dml驱动电路的布置的电路图；
图5是示出了根据第二实施例的电流控制晶体管的i-v特性的图；
图6是示出了图4所示的dml驱动电路的衍生电路布置的示例的电路图；
图7是示出了图4所示的dml驱动电路的另一衍生电路布置的示例的电路图；
图8是示出了根据第三实施例的dml驱动电路的布置的电路图；
图9是示出了图8中的ld的eo响应的图；
图10a是示出了谐振峰对光波形的影响(ild波形)的图；
图10b是示出了谐振峰对光波形的影响(光波形)的图；
图11是示出了eo响应的补偿操作的图；
图12是示出了根据第四实施例的dml驱动电路的布置的电路图；
图13是示出了根据第四实施例的驱动电流的频率特性的图；
图14是示出了图12所示的dml驱动电路的衍生电路布置的示例的电路图；
图15是示出了图12所示的dml驱动电路的另一衍生电路布置的示例的电路图；
图16是示出了图15所示的ld的eo响应的图；
图17a是示出了在弛豫振荡频率处的大信号光波形的示例(单独驱动ld)的图；
图17b是示出了大信号光波形的示例(由图15中的dml驱动电路10进行ld驱动)的图；
图18是100gbase-lr4/er4光传输系统的布置的示例的框图；
图19是示出了使用分路ld驱动器的发送前端的布置的示例的电路图；
图20a是示出了图19所示的发送前端的电路的示例(sw＝断开)的电路图；
图20b是示出了图19所示的发送前端的操作的示例(sw＝断开)的时序图；
图20c是示出了图19所示的发送前端的电路的示例(sw＝接通)的电路图；
图20d是示出了图19所示的发送前端的操作的示例(sw＝接通)的时序图；以及
图21是示出了使用关联的分路ld驱动器的发送前端的布置的示例的电路图。
具体实施方式
现在将参照附图描述本发明的实施例。
[第一实施例]
参照图1描述根据本发明的第一实施例的dml驱动电路10。
根据该实施例的dml(直接调制激光器)驱动电路10是在光传输系统的发送前端中用于驱动dml的分路ld驱动电路，在所述dml中，对ld(激光二极管)的光强度进行直接调制。根据该实施例，将描述电流源负载型布置示例。
如图1所示，根据该实施例的dml驱动电路10包括：电源电路12，用于向ld供给驱动电流；以及驱动器电路11，与ld并联连接以根据输入调制信号来旁通驱动电流。根据该实施例的特点，驱动器电路11的晶体管是两个级联的晶体管。
驱动器电路11包括nmos最下级晶体管tn1和nmos上级晶体管tn2，其中nmos最下级晶体管tn1位于所述级联连接的下级处，其栅极端子施加有调制信号vgn1且其源极端子与地电位gnd相连；nmos上级晶体管tn2位于所述级联连接的上级处，其栅极端子施加有上级偏置电位vgn2，其源极端子与晶体管tn1的漏极端子相连，且其漏极端子与ld的阳极端子相连。
另一方面，电源电路12由连接在恒定电压源vcv和ld之间的恒定电流源is形成。ld的阳极端子与恒定电流源is相连，且ld的阴极端子与gnd相连。
也就是说，在发送前端1中，包括在驱动器电路11中的tn2的漏极端子直接加载到ld的阳极端子。假设向tn1施加的vgn1的最大值和最小值被定义为vgn1max和vgn1min，那么当vgn1被设置在vgn1min时，ld的阳极-阴极电压vld变成最大值vldmax。
在这种情况下，假设tn1和tn2漏极-源极电压vds1和vds2被赋值为vds1max和vds2max且被分压以满足vds1max＝vds2max＝vldmax/2，则期望的是tn1和tn2的大小彼此相等。此外，tn2的栅极电压vgn2必须满足等式(1)。当vgn2满足等式(1)时，在断开tn1和tn2时获得的栅极-源极电压变成彼此相等，从而获得vds1max＝vds2max＝vldmax/2。
vgn2＝vgn1min+vds1max...(1)
连接在tn1的栅极端子和gnd之间的电阻元件rm是输入匹配电阻器。当使用50ω输入传输线时，rm是50ω。此外，当从is供给的恒定电流、流向dml驱动电路10的旁通(提取)电流和流向ld的驱动电流被分别定义为icc、idn和ild时，icc＝idn+ild。
参考图2，vgsmax、vgsbias和vgsmin分别是晶体管的栅极-源极电压vgs的最大值、偏置值和最小值。idnmax、idnbias和idnmin分别是idn的最大电流、偏置电流和最小电流。vdsmax指示晶体管的漏极-源极电压的击穿电压值。
在根据第一实施例的级联布置的晶体管的i-v特性中，如图2所示，当idn是idnmax时，ild变为最小电流值(＝ildmin)。当idn是idnmin时，ild变为最大电流值(＝ildmax)。图2中的点状线指示当驱动器仅由下级晶体管形成而没有级联连接时该晶体管的i-v特性。在所述布置仅由下级晶体管形成的情况下，当断开晶体管时vds超过vdsmax，然而，通过使用级联布置，施加到下级晶体管的电压被分压，从而获得由虚线指示的i-v特性。
如上所述，由于可以抑制当断开晶体管时获得的vds使之不超过vdsmax，所以可以避免当施加在漏极和源极之间的电压超过击穿电压时发生晶体管的击穿。
作为图1所示的dml驱动电路的衍生电路的布置的示例，上级晶体管的多级连接示例是可行的，如图3所示。上级晶体管tn2由级联布置的多个多级连接的晶体管tn2至tnn形成。因此，相较于两级布置，可以减小向tn1施加的电压。例如，通过启用n级级联布置，向每级晶体管施加的电压可以被减小至ld的阳极-阴极电压的1/n。
[第二实施例]
现参照图4描述根据本发明的第二实施例的dml驱动电路10。在该实施例中，将描述pmos负载型布置的示例。
相较于图1，获得根据第二实施例的dml驱动电路10，使得电源电路12的恒定电流源is被连接在恒定电压源vss和ld之间的pmos电流控制晶体管tp1替换。
如图4所示，向tp1的栅极端子施加电流控制偏置电位vgp1，tp1的源极端子与恒定电压源vss相连，且tp1的漏极端子与ld的阳极端子相连。当流经tp1的电流被赋值为idp1时，idp1＝idn+ild。
如图5所示，在根据第二实施例的电流控制晶体管的i-v特性中，由于vgp1和vss是dc电压，tp1的栅极-源极电压变为vgp1-vss，从而获得由vgp1s表示的曲线。idp1max和idp1min分别是最大电流值和最小电流值。idp1max处的|vds|是vdsp1max，且idp1min处的|vds|是vdps1min。ld在vdsp1max处被设置为断开，且在vdsp1min处被设置为接通。ld的接通/断开状态下的idp1、idn和ild满足以下等式(2)和(3)。
idp1max＝idnmax+ildmin...(2)
idp1min＝idnmin+ildmax...(3)
作为图4所示的dml驱动电路的衍生电路布置的示例，图6所示的针对电流控制晶体管tp1的多级连接示例是可行的。由于微型化工艺而导致的击穿电压减小在pmos晶体管中更为严峻。为了解决该问题，如图6所示，tp1由级联布置的多个多级连接的pmos晶体管tp1至tpn形成。因此，施加给tp1的电压被分压，可以避免由于该电压超过击穿电压的操作而引起的晶体管的击穿。在这种情况下，可以应用图3所示的上级晶体管的多级连接示例，并且可以获得如上所述的相同效果。
作为图4所示的dml驱动电路的另一衍生电路的布置的示例，图7所示的用于抑制电压源谐振的布置的示例是可用的。在该布置示例中，相较于图4中的布置，用于移除高频噪声分量的上级解耦合电路(上级解耦合器)13连接在上级偏置电压vgn2和上级晶体管tn2的栅极端子之间。此外，用于移除高频噪声分量的电压源解耦合电路(电源解耦合器)14连接在电流控制偏置电位vgp1和电流控制晶体管tp1的栅极端子之间。
上级解耦合电路13和电源解耦合电路14中的每一个由包括电阻元件rdec和电容元件cdec在内的rc低通滤波器形成。此外，解耦合电容器cdec连接在tn2的漏极端子和gnd之间。应注意，由于频带劣化，所以没有向tp1的源极端子添加电阻元件。
上级解耦合电路13和电源解耦合电路14中的每一个具有低通滤波器的频率特性，其具有截至频率fc，如等式(4)所示。因此，通过上级解耦合电路13和电源解耦合电路14减小叠加在vgn2和vgp1上的高频分量，从而抑制由高频分量引起的电源谐振。
[第三实施例]
现参照图8描述根据本发明的第三实施例的dml驱动电路10。在该实施例中，将描述高频扼流圈负载布置的示例。
相较于图1，通过用恒定电压源vss和高频扼流圈lc来替换电源电路12的恒定电流源is，来获得根据第三实施例的dml驱动电路10。
如图8所示，lc的一端连接到vss，且另一端连接到ld的阳极端子。
lc当施加dc偏置时被认为是短路的，且当施加高频信号时被认为是开路的。将来自vss的dc偏置施加到驱动器电路11和ld。以与向vgn1施加的电压振幅相对应的调制电流iamp，来调制旁通(提取)电流idn。ild的调制电流等于iamp。当调制信号vgn1的电压从施加dc偏置起向接通nmos晶体管tn1的方向变化时，ild自ild_bias减小。相反，当调制信号vgn1的电压从施加dc偏置起向断开nmos晶体管tn1的方向变化时，ild自ild_bias增加。
如图9所示，图8的ld的eo响应在eo响应中在弛豫振荡频率fr处具有谐振峰。当流向ld的偏置电流ild_bias减小时，谐振峰增大。由于这种谐振峰而导致在光波形中存在过冲和失真。
当ild具有脉冲电流波形(如图10a的ild波形和图10b的光波形所示)时，谐振峰对光波形的影响使得光波形具有较早的上升时间，因此获得具有过冲和失真的光波形。此外，下降时间被延迟。这样，具有较大信号振幅的脉冲电流在谐振峰较高且偏置电流较小的情况下被注入ld，光波形变成具有过冲和失真的波形，同时上升时间陡峭且下降时间被延迟。
根据该实施例，如图11所示，驱动电路11基于ild特性来驱动ld，该ild特性抵消了单独ld的eo响应的谐振峰，从而减小了弛豫振荡频率处的谐振峰对光波形的影响。图11中的点状线指示单独ld的eo响应，且实线指示当由该实施例的用于补偿单独ld的eo响应的驱动器来驱动ld时ild的频率特性。加粗线是补偿后的eo响应。
对于由该实施例的驱动器电路11产生的ild的频率特性，执行高频带补偿，以便防止补偿后的eo响应的频带的劣化超过单独ld的eo响应。
[第四实施例]
现参照图12描述根据本发明的第四实施例的dml驱动电路10。在该实施例中，将描述dml驱动电路10中的用于补偿由谐振峰引起的光波形失真的布置的示例。
相较于图4，图12的dml驱动电路10被布置成使得在最下级nmos晶体管tn1的源极端子和地电位gnd之间添加电阻元件re和电感器le的串联电路15，并且向该串联电路15并联添加电容器ce。此外，向tn1的栅极端子和电流控制晶体管tp1的栅极端子添加高通滤波器16。
高通滤波器16包括：输入电阻元件r1，其一端施加有电流控制偏置电位vgp1且另一端与tp1的栅极端子相连；电容元件c1，连接在tp1的栅极端子和tn1的栅极端子之间；以及串联电路，包括电阻元件rin和电感器lin，并连接在tn1的栅极端子和gnd之间。
由于串联电路15通过re和le的串联连接形成，所以其阻抗zrl由等式(5)来表示。
zrl＝re+j2πfle...(5)
如图13所示，由于串联电路15的阻抗随着频率的增大而增加，ild的增益减小，如效果a所示。通过向串联电路15并联地添加ce，串联电路15的阻抗可以在高频域中减小，如效果b所示，从而增加增益。通过添加串联电路15和ce获得的阻抗zrlc由等式(6)表示。
如上所述，当应用串联电路15和ce二者时，上至任意频率为止，串联电路15的效果占据主导，从而减小ild响应的增益。然而，当频率超过该任意频率时，ce的效果变得占主导，从而增加该增益。
至于高通滤波器16，当从vgn1侧观察vgp1侧时，由于该布置包括c1和r1，因此该布置被认为是高通滤波器。这种高通滤波器16的转移特性可以由等式(7)和(8)表示。
如等式(7)和(8)所示，频率fc变成对于ild的增益而言的截止频率。如图13的效果b所示，通过高通滤波器16在高频域内增加该增益。通过添加c1和r1，仅由vgn1的输入阻抗中的端接电阻器改变高频域内的输入阻抗的值。
为此，根据该实施例，通过串联地向输入端接电阻器rin添加电感lin，执行调整使得输入阻抗在期望频率范围内是匹配的。等式(9)指示从vgn1观察的输入阻抗zin。例如，当使用50ω输入线时，需要设置lin使得zin在期望频率范围内被设置为50ω。
作为图12所示的dml驱动电路的衍生电路的布置的示例，图14所示的使用高通滤波器17而不是高通滤波器16的光波形补偿示例是可行的。
高通滤波器17包括：输入电容元件c1，其一端施加有调制信号vgn1的同相信号vgp1，且另一端与电流控制晶体管tp1的栅极端子相连；电阻元件rin1和电感器lin1的串联电路，连接在电容元件c1的一端和地电位gnd之间；以及电阻元件r1，连接在电流控制偏置电位vgp1dc和输入电容元件c1的另一端之间。
相较于图12，vgp1是与vgn1同相的rf输入信号，向tp1施加的dc电压在图12中是vgp1，而在图14中则由vgp1dc提供。与图12相同，高通滤波器17的转移特性和截止频率由等式(10)和(11)表示。
与图12相同，通过添加c1和r1，仅由vgp1的输入阻抗中的端接电阻器rin1改变高频域内的输入阻抗值。
为此，在图14中，通过串联地向输入端接电阻器rin1添加电感器lin1，执行调整使得输入阻抗在期望频率范围内是匹配的。等式(9)指示从vgp1观察的输入阻抗zin。例如，当使用50ω输入线时，需要设置lin1使得zin在期望频率范围内被设置为50ω。
作为图12所示的dml驱动电路的另一衍生电路的布置的示例，图15所示的布置示例是可用的。相较于图12，图7所示的上级解耦合电路13、电源解耦合电路14和解耦合电容器cdec被添加到图12的布置。
换言之，用于抑制电源谐振的上级解耦合电路13和电源解耦合电路14分别连接在vgn2和tn2的栅极端子之间，以及在vgp1和tp1的栅极端子之间，其中向vgn2和vgp1施加dc电压。用于执行类似抑制的解耦合电容器cdec与tp1的源极端子相连。
新添加的解耦合功能部分的电容器cdec对于输入阻抗zin具有非常大的值，输入阻抗zin通过等式(9)来表示。
当图15中的dml驱动电路10被驱动以用于均衡化流向ld的偏置电流值时，图15的ld的eo响应变为图16所示的图。这样，根据图15所示的dml驱动电路10，发现在弛豫振荡频率处的谐振峰被减小。
作为弛豫振荡频率处的大信号光波形的示例，图17a示出了当执行单独ld驱动时的光波形模拟结果，且图17b示出了当由图15的dml驱动电路10执行ld驱动时的光波形模拟劣化。如图17a和17b所示，可以看出，当由图15所示的dml驱动电路10驱动ld时，减小了光波形的过冲，且眼状开口变得清楚。
实施例的扩展
参考实施例描述了本发明，然而本发明不限于上述实施例。本领域技术人员可以在本发明的范围内以各种方式改变本发明的布置和细节。此外，在一致的前提下，各实施例可以是任意组合的。
附图标记的说明
10...dml驱动电路；11...驱动器电路；12...电源电路；13...上级解耦合电路；14...电源解耦合电路；15...串联电路；16、17...高通滤波器；ld...激光二极管；tn1...最下级晶体管；tn2至tnn...上级晶体管；is...恒定电流源；tp1至tpn...电流控制晶体管；lc...高频扼流圈。
- 还没有人留言评论。精彩留言会获得点赞！