本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法。
背景技术：
目前，常将栅极驱动电路(gateonarray，简称goa)制作在阵列基板上，这样不仅可以减少制作程序，降低成本，且由于不需要栅极驱动芯片(integratecircuit，简称ic)，因而可以提高阵列基板的集成度。
现有技术中，栅极驱动电路包括电容和薄膜晶体管(thinfilmtransistor，简称tft)，通过设置在goa区(设置栅极驱动电路的区域)的电容和薄膜晶体管来控制显示区域(a-a区)的栅线(gate)逐行扫描。其中，如图1(a)所示，goa区包括层叠设置在衬底基板10上的第一金属图案201、第一绝缘图案301和第二金属图案401，通过第一金属图案201和第二金属图案401形成电容。如图1(b)所示，goa区的电容c＝c1。
然而，由于goa区中第一金属图案201和第二金属图案401形成的电容较小，因而会延长显示区域tft的打开和关闭时间，从而影响了显示画面快速准确地输出。
技术实现要素：
本发明的实施例提供一种阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法，可解决goa区设置的电容较小的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括显示区域和goa区，其特征在于，所述goa区包括依次层叠设置的半导体图案、第一绝缘图案、第一金属图案、第二绝缘图案和第二金属图案；其中，所述第一金属图案穿过所述第一绝缘图案上的过孔与所述半导体图案电连接，或者所述第二金属图案穿过所述第一绝缘图案和所述第二绝缘图案上的过孔与所述半导体图案电连接。
优选的，所述显示区域包括薄膜晶体管；所述薄膜晶体管包括依次设置的有源层图案、栅绝缘层、栅极、层间介电层和源漏极，所述源漏极穿过所述层间介电层和所述栅绝缘层上的过孔与所述有源层图案电连接；其中，所述有源层图案与所述半导体图案、所述栅绝缘层和所述第一绝缘图案、所述栅极与所述第一金属图案、所述层间介电层与所述第二绝缘图案以及所述源漏极与所述第二金属图案中的至少一组同层同材料。
优选的，所述半导体图案为被掺杂的半导体图案。
第二方面，提供一种显示装置，包括上述的阵列基板。
第三方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成半导体层，所述半导体层包括位于显示区域的有源层图案和位于goa区的半导体图案；在所述半导体层上依次形成第一绝缘层、第一金属层、第二绝缘层和第二金属层；所述第一金属层包括位于所述显示区域的栅极和位于所述goa区的第一金属图案；所述第二金属层包括位于所述显示区域的源漏极和位于所述goa区域的第二金属图案；所述第一绝缘层包括位于所述显示区域的栅绝缘层和位于所述goa区的第一绝缘图案；所述第二绝缘层包括位于所述显示区域的层间介电层和位于所述goa区的第二绝缘图案；其中，所述源漏极穿过所述栅绝缘层和所述层间介电层上的过孔与所述有源层图案电连接；所述第一金属图案穿过所述第一绝缘图案上的过孔与所述半导体图案电连接，或者所述第二金属图案穿过所述第二绝缘图案和所述第一绝缘图案上的过孔与所述半导体图案电连接。
优选的，所述制备方法还包括：在所述半导体层上形成所述第一金属层之前，对所述半导体图案进行掺杂。
优选的，所述制备方法还包括：在形成半导体层之后，形成第二绝缘层之前，对所述有源层图案的源极接触区和漏极接触区进行第一次掺杂；在对所述有源层图案的源极接触区和漏极接触区进行第一次掺杂之前，所述制备方法还包括：在所述有源层图案上形成光刻胶图案；沿栅极的宽度方向，所述栅极在所述有源层图案上正投影的边界位于所述光刻胶图案在所述有源层图案上正投影的边界以内，且所述光刻胶图案在所述有源层图案上的正投影与所述有源层图案的源极接触区和漏极接触区无重叠区域；在对所述有源层图案的源极接触区和漏极接触区进行第一次掺杂之后，所述制备方法还包括：剥离所述光刻胶图案；在形成所述第一金属层之后，形成所述第二绝缘层之前，所述制备方法还包括：以所述栅极为掩膜，对所述有源层图案进行第二次掺杂，所述第二次掺杂的掺杂浓度小于所述第一次掺杂的掺杂浓度。
优选的，对所述有源层图案的源极接触区和漏极接触区进行第一次掺杂的步骤是在形成所述第一绝缘层之前完成的。
优选的，在形成所述半导体层之后，形成所述第一绝缘层之前，所述制备方法还包括：对所述有源层图案进行第三次掺杂，所述第三次掺杂的掺杂浓度小于所述第二次掺杂的掺杂浓度。
第四方面，提供一种薄膜晶体管的制备方法，包括：在衬底基板上形成有源层图案；在所述有源层图案上形成栅绝缘层和栅极；以所述栅极为掩膜，对所述有源层图案进行第二次掺杂；在所述栅极上依次形成层间介电层和源漏极，所述源漏极穿过所述层间介电层和所述栅绝缘层上的过孔与所述有源层图案电连接；所述制备方法还包括：在形成所述有源层图案之后，形成所述层间介电层之前，在所述有源层图案上形成光刻胶图案；沿所述栅极的宽度方向，所述栅极在所述有源层图案上正投影的边界位于所述光刻胶图案在所述有源层图案上正投影的边界以内，且所述光刻胶图案在所述有源层图案上的正投影与所述有源层图案的源极接触区和漏极接触区无重叠区域；以所述光刻胶图案为掩膜，对所述有源层图案进行第一次掺杂，所述第一次掺杂的掺杂浓度大于所述第二次掺杂的掺杂浓度；剥离所述光刻胶图案。
优选的，以所述光刻胶图案为掩膜，对所述有源层图案进行第一次掺杂的步骤是在形成所述栅绝缘层之前完成的。
优选的，所述制备方法还包括：在形成所述有源层图案之后，形成所述栅绝缘层之前，对所述有源层图案进行第三次掺杂；所述第三次掺杂的掺杂浓度小于所述第二次掺杂的掺杂浓度。
本发明实施例提供一种阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法，阵列基板的goa区包括依次层叠设置的半导体图案、第一绝缘图案、第一金属图案、第二绝缘图案和第二金属图案，由于第一金属图案与半导体图案电连接或者第二金属图案与半导体图案电连接，因而不仅第一金属图案和第二金属图案可以形成电容，而且在第一金属图案与半导体图案电连接的情况下，第二金属图案和半导体图案还可以形成电容，或者在第二金属图案与半导体图案电连接的情况下，第一金属图案和半导体图案还可以形成电容，因此相对于现有技术中goa区仅有第一金属图案和第二金属图案形成电容，本发明实施例goa区的电容增加，从而使得显示区域的tft可以快速打开或关闭，进而确保了显示画面能够准确快速地输出。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为现有技术提供的一种goa区电容的结构示意图；
图1(b)为现有技术提供的一种goa区电容的电路结构示意图；
图2(a)为本发明实施例提供的一种goa区电容的结构示意图一；
图2(b)为本发明实施例提供的一种goa区电容的结构示意图二；
图2(c)为本发明实施例提供的一种goa区电容的电路结构示意图；
图3(a)为本发明实施例提供的一种阵列基板的结构示意图一；
图3(b)为本发明实施例提供的一种阵列基板的结构示意图二；
图4为本发明实施例提供的一种阵列基板的结构示意图三；
图5为本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图6为本发明实施例提供的一种在衬底基板上形成半导体层的结构示意图；
图7为本发明实施例提供的一种在有源层图案上形成光刻胶图案的结构示意图；
图8为剥离图7中光刻胶图案后的结构示意图；
图9为本发明实施例提供的一种在栅绝缘层上形成栅极的结构示意图；
图10为本发明实施例提供的一种阵列基板的结构示意图四；
图11为本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图。
附图标记：
10-衬底基板；201-第一金属图案；301-第一绝缘图案；401-第二金属图案；501-半导体图案；601-第二绝缘图案；701-有源层图案；702-栅绝缘层；703-栅极；704-层间介电层；705-源漏极；80-光阻挡图案；90-缓冲层；100-光刻胶图案。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，包括显示区域和goa区，如图2(a)和图2(b)所示，goa区包括依次层叠设置的半导体图案501、第一绝缘图案301、第一金属图案201、第二绝缘图案601和第二金属图案401；其中，如图2(a)所示，第一金属图案201穿过第一绝缘图案301上的过孔与半导体图案501电连接，或者如图2(b)所示，第二金属图案401穿过第一绝缘图案301和第二绝缘图案601上的过孔与半导体图案501电连接。
需要说明的是，第一，对于半导体图案501的材料不进行限定，例如可以是单晶硅、多晶硅(p-si)或非晶硅(α-si)。由于多晶硅的电子迁移率快，稳定性较高，因而本发明实施例优选，半导体图案501的材料为多晶硅。
第二，当半导体图案501与第一金属图案201电连接时，此时半导体图案501和第二金属图案401可以形成电容；当半导体图案501与第二金属图案401电连接时，此时半导体图案501和第一金属图案201可以形成电容。
基于此，参考图2(c)，以半导体图案501与第二金属图案401电连接为例，在goa区，第一金属图案201和第二金属图案401形成第一电容c1，半导体图案501和第一金属图案201形成第二电容c2，因此goa区的电容c＝c1+c2。
第三，第一金属图案201和第二金属图案401的材料可以选自但不限于铝(al)、钛(ti)、钼(mo)、银(ag)、铬(cr)或其合金中的一种或多种的组合。本发明实施例优选第一金属图案201和第二金属图案401的材料为依次层叠设置的mo/al/mo。
第一绝缘图案301和第二绝缘图案601的材料可以选自但不限于氧化硅(siox)、氮化硅(sinx)或氮氧化硅(sioxny)中的至少一种。
第四，如图2(a)和图2(b)所示，半导体图案501、第一绝缘图案301、第一金属图案201、第二绝缘图案601和第二金属图案401可以设置在衬底基板10上。衬底基板10例如可以为玻璃。
本发明实施例提供一种阵列基板，阵列基板的goa区包括依次层叠设置的半导体图案501、第一绝缘图案301、第一金属图案201、第二绝缘图案601和第二金属图案401，由于第一金属图案201与半导体图案501电连接或者第二金属图案401与半导体图案501电连接，因而不仅第一金属图案201和第二金属图案401可以形成电容，而且在第一金属图案201与半导体图案501电连接的情况下，第二金属图案401和半导体图案501还可以形成电容，或者在第二金属图案401与半导体图案501电连接的情况下，第一金属图案201和半导体图案501还可以形成电容，因此相对于现有技术中goa区仅有第一金属图案201和第二金属图案401形成电容，本发明实施例goa区的电容增加，从而使得显示区域的tft可以快速打开或关闭，进而确保了显示画面能够准确快速地输出。
优选的，如图3(a)和图3(b)所示，显示区域包括薄膜晶体管；薄膜晶体管包括依次设置的有源层图案701、栅绝缘层702、栅极703、层间介电层704和源漏极705，源漏极705穿过层间介电层704和栅绝缘层702上的过孔与有源层图案701电连接；其中，有源层图案701与半导体图案501、栅绝缘层702和第一绝缘图案301、栅极703与第一金属图案201、层间介电层704与第二绝缘图案601以及源漏极705与第二金属图案401中的至少一组同层同材料。
此处，本发明实施例提供的薄膜晶体管可以如图3(b)所示为单栅薄膜晶体管，也可以如图3(a)所示为双栅(dualgate)薄膜晶体管。由于双栅极结构可以抑制漏电流，因而本发明实施例优选薄膜晶体管为双栅薄膜晶体管。
此外，当源漏极705与第二金属图案401同层同材料时，本发明实施例优选第二金属图案401与半导体图案501电连接。这是因为由于源漏极705穿过层间介电层704和栅绝缘层702上的过孔与有源层图案701电连接，因而可以在层间介电层704和栅绝缘层702上的形成过孔的同时在第二绝缘图案601和第一绝缘图案301上形成过孔，相对于第一金属图案201与半导体图案501电连接，这样便可以节省一张掩膜板(mask)，简化阵列基板的制备工艺。
需要说明的是，当有源层图案701的材料为多晶硅时，薄膜晶体管为低温多晶硅(lowtemperaturepoly-silicon，简称ltps)薄膜晶体管，低温多晶硅薄膜晶体管具有反应速度快、高开口率等优点。
本发明实施例，当有源层图案701与半导体图案501同层同材料，可以在制备有源层图案701的同时制备半导体图案501；当栅绝缘层702和第一绝缘图案301同层同材料，可以在制备栅绝缘层702的同时制备第一绝缘图案301；当栅极703与第一金属图案201同层同材料时，可以在制备栅极703的同时制备第一金属图案201；当层间介电层704与第二绝缘图案601同层同材料时，可以在制备层间介电层704的同时制备第二绝缘图案601；当源漏极705与第二金属图案401同层同材料时，可以在制备源漏极705的同时制备第二金属图案401，从而简化了阵列基板的制作工艺。
由于半导体图案501被掺杂后，半导体图案501的导电性能会提高，进而使得半导体图案501和第一金属图案201或第二金属图案401形成的电容的电容值会增大，因而本发明实施例优选半导体图案501为被掺杂的半导体图案501。
此处，对于半导体图案501的掺杂浓度不进行限定，可以根据需要进行相应的掺杂。由于掺杂的浓度越大，半导体图案501的导电性能提高的越大，因而发明实施例优选对半导体图案501的掺杂为重掺杂。
在此基础上，对于半导体图案501的掺杂类型不进行限定，可以是n型掺杂，也可以是p型掺杂。当半导体图案501的掺杂为n型掺杂时，可以掺入磷元素或锑元素；当半导体图案501的掺杂为p型掺杂时，可以掺入硼元素或铟元素。
基于上述，优选的，如图4所示，阵列基板的显示区域还包括层叠设置的光阻挡图案80和缓冲层90，缓冲层90靠近有源层图案701；其中，光阻挡图案80和栅极703在有源层图案701上的正投影具有重叠区域。
其中，对于缓冲层的材料不进行限定，例如可以是氧化硅、氮化硅或氮氧化硅中的至少一种。此外，缓冲层可以通过化学气相沉积工艺制备。
有源层图案701中与栅极703正对的区域为沟道区域，当沟道区域受到光的照射时，沟道区域的性能会发生变化，从而会影响薄膜晶体管的开关性能，造成漏电流，因而本发明实施例在显示区域设置光阻挡图案80，且光阻挡图案80和栅极703在有源层图案701上的正投影具有重叠区域，从而可以减少沟道区域受到的光照。为了使沟道区域受到的光照尽可能地少，因而本发明实施例优选，光阻挡图案80和栅极703在有源层图案701上的正投影完全重叠。
在此基础上，本发明实施例，在衬底基板10上设置缓冲层90，不但可以平坦衬底基板10，屏蔽衬底基板10的缺陷，还可以防止杂质离子渗透到衬底基板10中引起器件的各种不良。
本发明实施例提供一种显示装置，包括上述的阵列基板。
此处，对于显示装置的类型不进行限定，可以是液晶显示装置(liquidcrystaldisplay，简化lcd)，也可以有机电致发光显示装置(organiclight-emittingdisplay，简称oled)或其它类型的显示装置。
其中，本发明实施例提供的显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(pda)、手持式或便携式计算机、gps接收器/导航器、相机、mp4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。此外，显示装置可以是显示面板。
本发明实施例提供一种显示装置，由于显示装置包括上述的阵列基板，因此本发明实施例提供的显示装置具有与本发明前述实施例提供的阵列基板相同的有益效果，由于阵列基板在前述实施例中已经进行了详细说明，因此此处不再赘述。
本发明实施例提供一种阵列基板的制备方法，如图5所示，包括：
s100、如图6所示，在衬底基板10上形成半导体层，半导体层包括位于显示区域的有源层图案701和位于goa区的半导体图案501。
其中，对于半导体层的材料不进行限定，例如可以是单晶硅、多晶硅或非晶硅。由于多晶硅的电子迁移率快，稳定性较高，因而本发明实施例优选，半导体层的材料为多晶硅。当半导体层的材料为多晶硅时，半导体层的制备过程可以是先形成非晶硅层，再采用准分子激光退火(ela)、固相晶化(spc)等方法将非晶硅层转换为多晶硅层。
需要说明的是，在衬底基板10上形成半导体层之前，上述制备方法还包括：如图6所示，在衬底基板10上依次形成位于显示区域的光阻挡图案80和缓冲层90；其中，光阻挡图案80和待形成的栅极703在有源层图案701上的正投影具有重叠区域。此处，形成光阻挡图案80的目的是为了减少沟道区域受到的光照，以避免影响薄膜晶体管的开关性能，造成漏电流。形成缓冲层90的目的是为了平坦衬底基板10，屏蔽衬底基板10的缺陷，防止杂质离子渗透到衬底基板10中引起器件的各种不良。
s101、如图4所示，在半导体层上依次形成第一绝缘层、第一金属层、第二绝缘层和第二金属层。第一金属层包括位于显示区域的栅极703和位于goa区的第一金属图案201；第二金属层包括位于显示区域的源漏极705和位于goa区域的第二金属图案401；第一绝缘层包括位于显示区域的栅绝缘层702和位于goa区的第一绝缘图案301；第二绝缘层包括位于显示区域的层间介电层704和位于goa区的第二绝缘图案601。
其中，源漏极705穿过栅绝缘层702和层间介电层704上的过孔与有源层图案701电连接；第一金属图案201穿过第一绝缘图案301上的过孔与半导体图案501电连接，或者第二金属图案401穿过第二绝缘图案601和第一绝缘图案301上的过孔与半导体图案501电连接。
此处，若第一金属图案201穿过第一绝缘图案301上的过孔与半导体图案501电连接，则在形成第一绝缘图案301之后，还需要利用一张掩膜板在第一绝缘图案301上形成过孔。由于源漏极705穿过栅绝缘层702和层间介电层704上的过孔与有源层图案701电连接，因此在形成层间介电层704之后，需利用一张掩膜板在栅绝缘层702和层间介电层704上形成过孔。若第二金属图案401穿过第二绝缘图案601和第一绝缘图案301上的过孔与半导体图案501电连接，此时可以利用一张掩膜板在形成栅绝缘层702和层间介电层704上的过孔的同时，形成第二绝缘图案601和第一绝缘图案301上的过孔。为了简化阵列基板的制作工艺，避免增加掩膜板的数量，因而本发明实施例优选第二金属图案401穿过第二绝缘图案601和第一绝缘图案301上的过孔与半导体图案501电连接
需要说明的是，显示区域的有源层图案701、栅绝缘层702、栅极703、层间介电层704以及源漏极705构成薄膜晶体管，其中，薄膜晶体管的栅极703可以如图3(b)所示为单栅极，也可以如图4所示为双栅极。由于双栅极结构可以抑制漏电流，因而本发明实施例优选，薄膜晶体管的栅极703为双栅极结构。
在此基础上，第一绝缘层和第二绝缘层的材料可以选自但不限于氧化硅、氮化硅或氮氧化硅中的至少一种。
第一金属层和第二金属层的材料可以选自但不限于铝、钛、钼、银、铬或其合金中的一种或多种的组合。本发明实施例优选第一金属层和第二金属层的材料为依次层叠设置的mo/al/mo。
本发明实施例提供一种阵列基板的制备方法，阵列基板的goa区包括依次层叠设置的半导体图案501、第一绝缘图案301、第一金属图案201、第二绝缘图案601和第二金属图案401，由于第一金属图案201与半导体图案501电连接或者第二金属图案401与半导体图案501电连接，因而不仅第一金属图案201和第二金属图案401可以形成电容，而且在第一金属图案201与半导体图案501电连接的情况下，第二金属图案401和半导体图案501还可以形成电容，或者在第二金属图案401与半导体图案501电连接的情况下，第一金属图案201和半导体图案501还可以形成电容，因此相对于现有技术中goa区仅有第一金属图案201和第二金属图案401形成电容，本发明实施例goa区的电容增加，从而使得显示区域的tft可以快速打开或关闭，进而确保了显示画面能够准确快速地输出。
优选的，上述制备方法还包括：在半导体层上形成第一金属层之前，对半导体图案501进行掺杂。
此处，对于半导体图案501的掺杂浓度不进行限定，可以根据需要进行相应的掺杂。由于掺杂的浓度越大，半导体图案501的导电性能提高的越大，因而发明实施例优选对半导体图案501的掺杂为重掺杂。
在此基础上，对于半导体图案501的掺杂类型不进行限定，可以是n型掺杂，也可以是p型掺杂。当半导体图案501的掺杂为n型掺杂时，可以掺入磷元素或锑元素；当半导体图案501的掺杂为p型掺杂时，可以掺入硼元素或铟元素。
需要说明的是，对半导体图案50进行掺杂的步骤，可以在形成半导体层之后，形成第一绝缘层之前；也可以在形成第一绝缘层之后，第一金属层之前。当在形成第一绝缘层之后，第一金属层之前，对半导体图案501进行掺杂时，由于离子注入需穿过第一绝缘图案301，而第一绝缘图案301的厚度一般达到
本发明实施例，对半导体图案501进行掺杂后，半导体图案501的导电性能会提高，进而使得半导体图案501和第一金属图案201或第二金属图案401形成的电容的电容值会增大。
优选的，上述制备方法还包括：在形成半导体层之后，形成第二绝缘层之前，对有源层图案701的源极接触区和漏极接触区进行第一次掺杂。
本领域技术人员应该明白，有源层图案701的源极接触区指的是有源层图案701与源极接触的区域，有源层图案701的漏极接触区指的是有源层图案701与漏极接触的区域。
本发明实施例，对有源层图案701的源极接触区和漏极接触区进行第一次掺杂，有利于薄膜晶体管的快速打开和关闭。
在对有源层图案701的源极接触区和漏极接触区进行第一次掺杂之前，上述制备方法还包括：如图7所示，在有源层图案701上形成光刻胶图案100；沿栅极703的宽度方向，栅极703在有源层图案701上正投影的边界位于光刻胶图案100在有源层图案701上正投影的边界以内,且光刻胶图案100在有源层图案701上的正投影与有源层图案701的源极接触区和漏极接触区无重叠区域。在对有源层图案701的源极接触区和漏极接触区进行第一次掺杂之后，上述制备方法还包括：如图8所示，剥离光刻胶图案100。
在形成第一金属层之后，形成第二绝缘层之前，上述制备方法还包括：如图9所示，以栅极703为掩膜，对有源层图案701进行第二次掺杂，第二次掺杂的掺杂浓度小于第一次掺杂的掺杂浓度。由于第二次掺杂的掺杂浓度小于第一次掺杂的掺杂浓度，因此也可以将第二次掺杂称为轻掺杂(lightlydopeddrain，简称ldd)，第一次掺杂称为重掺杂。
参考图7，栅极703的宽度方向即指由左向右的方向或由右向左的方向。图10为对有源层图案701进行第一次掺杂和第二次掺杂之后形成的薄膜晶体管的结构示意图。
此外，由于对有源层图案701的源极接触区和漏极接触区进行第一次掺杂的步骤可以在形成第一绝缘层之前；也可以在形成第一绝缘层之后，第一金属层之前；当然还可以在第一金属层之后，第二绝缘层之前，因此可以在有源层图案701上形成光刻胶图案100；也可以在栅绝缘层702上形成光刻胶图案100；当然还可以在栅极703上形成光刻胶图案100。当在形成第一金属层之前，对有源层图案701的源极接触区和漏极接触区进行第一次掺杂时，对有源层图案701的源极接触区和漏极接触区的掺杂和对半导体图案501的掺杂可以同时进行。
需要说明的是，由于有源层图案701上形成有光刻胶图案100，因而在对有源层图案701进行离子注入时，有源层图案701中被光刻胶图案100遮挡的区域不能被进行第一次掺杂。而由于有源层图案701的源极接触区和漏极接触区未被光刻胶图案100遮挡，因此至少有源层图案701的源极接触区和漏极接触区被进行第一次掺杂。当薄膜晶体管的栅极703为双栅结构时，如图7所示，有源层图案701中与两个栅极703之间的区域正对的部分也可以被进行第一次掺杂。
此处，沿栅极703的宽度方向，栅极703在有源层图案701上正投影的边界位于光刻胶图案100在有源层图案701上正投影的边界以内，第二次掺杂区域是以栅极703为掩膜对有源层图案701进行掺杂，第一次掺杂区域是以光刻胶图案100为掩膜对有源层图案701进行掺杂，由于第一次掺杂的掺杂浓度大于第二次掺杂的掺杂浓度，因而第二次掺杂的掺杂区域指的是第一次掺杂的掺杂区域与沟道区域(有源层图案701中与栅极703正对的区域)之间的区域，因此ldd区域的长度与沿栅极703的宽度方向，光刻胶图案100的长度有关。第二次掺杂区域即ldd区域的长度指的是源极接触区(或漏极接触区域)与沟道区域之间的距离，参考图9，ldd区域的长度为图9中的a。在有源层图案701中设置ldd区域的目的是为了让其承受部分电压，来降低开关tft关闭后的漏电流。ldd区域的长度越长，降低漏电流的效果越明显。
在此基础上，本发明实施例对有源层图案701进行第一次掺杂和第二次掺杂的掺杂类型相同，均为p型掺杂或均为n型掺杂。
现有技术制作ldd区域的过程为先以第一栅极为掩膜对有源层图案701进行第一次掺杂，再对第一栅极进行刻蚀，使第一栅极的宽度减小以形成第二栅极，之后，以第二栅极为掩膜对有源层图案701进行第二次掺杂，从而形成ldd区域，ldd区域为刻蚀掉的第一栅极正对的区域。考虑到现有工艺以及栅极的性能，第一栅极的宽度不能太大，且第二栅极的宽度不能太小，因而第一栅极刻蚀掉的部分较少，从而使得ldd区域的长度较小。但是本发明实施例，对有源层图案701进行第一次掺杂时是以光刻胶图案100为掩膜，而沿栅极703的宽度方向，光刻胶图案100的长度可以任意设置，这样在剥离光刻胶图案100后以栅极703为掩膜，对有源层图案701进行第二次掺杂时，ldd区域的长度相对于现有技术增加，因而本发明实施例相对于现有技术可以更好地降低漏电流。
进一步优选的，对有源层图案701的源极接触区和漏极接触区进行第一次掺杂的步骤是在形成第一绝缘层之前完成的。
本发明实施例，由于在形成半导体层之后，形成第一绝缘层之前就对有源层图案701的源极接触区和漏极接触区进行第一次掺杂，这样在对有源层图案701的源极接触区和漏极接触区进行离子注入时没有任何膜层阻挡，从而可以降低离子注入的功耗。此外，若离子注入需穿过第一绝缘层，则离子注入时的能量会增加，这样一来，由于在对有源层图案701的源极接触区和漏极接触区进行第一次掺杂时需要形成光刻胶图案100，光刻胶图案100用于抵挡离子注入，离子注入的能量增加会导致光刻胶图案100的碳化效应更加严重，从而会使得剥离光刻胶图案100更困难，因此本发明实施例优选对有源层图案701的源极接触区和漏极接触区的步骤是在形成第一绝缘层之前完成的。
优选的，在形成半导体层之后，形成第一绝缘层之前，上述制备方法还包括：对有源层图案701进行第三次掺杂(即vth掺杂或vthdoping)，第三次掺杂的掺杂浓度小于第二次掺杂的掺杂浓度。
此处，第三次掺杂的掺杂类型与第一次掺杂的掺杂类型相反，若第一次掺杂为p型掺杂，则第三次掺杂为n型掺杂，这样可以形成pnp结；若第一次掺杂为n型掺杂，则第三次掺杂为p型掺杂，这样可以形成npn结。
由于本发明实施例对有源层图案701进行第三次掺杂，因而增加了显示区域薄膜晶体管中有源层图案701的载流子迁移率，减小了显示区域薄膜晶体管的阈值电压(vth)，即薄膜晶体管的开启电压。
本发明实施例还提供一种薄膜晶体管的制备方法，如图10和图11所示，包括：
s200、在衬底基板10上形成有源层图案701。
其中，对于有源层图案701的材料不进行限定，例如可以是单晶硅、多晶硅或非晶硅。由于多晶硅的电子迁移率快，稳定性较高，因而本发明实施例优选，有源层图案701的材料为多晶硅。
此处，在衬底基板10上形成有源层图案701之前，上述制备方法还包括：在衬底基板10上依次形成光阻挡图案80和缓冲层90；其中，光阻挡图案80和待形成的栅极703在有源层图案701上的正投影具有重叠区域。形成光阻挡图案80的目的是为了减少沟道区域受到的光照，以避免影响薄膜晶体管的开关性能，造成漏电流。形成缓冲层90的目的是为了平坦衬底基板10，屏蔽衬底基板10的缺陷，防止杂质离子渗透到衬底基板10中引起器件的各种不良。
s201、在有源层图案701上形成栅绝缘层702和栅极703。
其中，栅绝缘层702的材料可以选自但不限于氧化硅、氮化硅或氮氧化硅中的至少一种。
栅极703的材料可以选自但不限于铝、钛、钼、银、铬或其合金中的一种或多种的组合。本发明实施例优选栅极的材料为依次层叠设置的mo/al/mo。
此处，本发明实施例的栅极703可以是单栅极，也可以是双栅极。
s202、以栅极703为掩膜，对有源层图案701进行第二次掺杂。
其中，有源层图案701中被栅极703遮挡的区域，即栅极703正对的区域不能被掺杂，有源层图案701中其它区域在第二次掺杂时可以被掺杂。
s203、在栅极703上依次形成层间介电层704和源漏极705，源漏极705穿过层间介电层704和栅绝缘层702上的过孔与有源层图案701电连接。
其中，层间介电层704的材料可以选自但不限于氧化硅、氮化硅或氮氧化硅中的至少一种。
源漏极705的材料可以选自但不限于铝、钛、钼、银、铬或其合金中的一种或多种的组合。
基于上述，在形成有源层图案701之后，形成层间介电层704之前，上述制备方法还包括：s204、在有源层图案701上形成光刻胶图案100；沿栅极703的宽度方向，栅极703在有源层图案701上正投影的边界位于光刻胶图案100在有源层图案701上正投影的边界以内，且光刻胶图案100在有源层图案701上的正投影与有源层图案701的源极接触区和漏极接触区无重叠区域；以光刻胶图案100为掩膜，对有源层图案701进行第一次掺杂，第一次掺杂的掺杂浓度大于第二次掺杂的掺杂浓度；剥离光刻胶图案100。
此处，步骤s204可以在形成有源层图案701之后，形成栅绝缘层702之前；也可以在形成栅绝缘层702之后，形成栅极703之前；当然还可以在形成栅极703之后，形成层间介电层704之前。
其中，由于第一次掺杂的掺杂浓度大于第二次掺杂的掺杂浓度，因而可以将第一次掺杂称为重掺杂，将第二次掺杂称为轻掺杂。第一次掺杂的区域称为重掺杂区域，重掺杂区域和沟道区域之间的区域称为轻掺杂区域。
需要说明的是，在重掺杂区域和沟道区域之间设置ldd区域的目的是为了让其承受部分电压，来降低开关tft关闭后的漏电流。ldd区域的长度越长，降低漏电流的效果越明显。
本发明实施例，由于对有源层图案701进行第一次掺杂时是以光刻胶图案100为掩膜，而沿栅极703的宽度方向，光刻胶图案100的长度可以任意设置，这样在剥离光刻胶图案100后以栅极703为掩膜，对有源层图案701进行第二次掺杂时，ldd区域的长度相对于现有技术增加，因而本发明实施例相对于现有技术可以更好地降低漏电流。
由于在形成栅绝缘层702或栅极703之后，以光刻胶图案100为掩膜对有源层图案701进行第一次掺杂，离子注入时需穿过栅绝缘层702，这就导致离子注入时的能量会增加，这样一来，光刻胶图案100用于抵挡离子注入，离子注入的能量增加会导致光刻胶图案100的碳化效应更加严重，从而会使得剥离光刻胶图案100更困难，因此本发明实施例优选步骤s204在形成有源层图案701之后，形成栅绝缘层702之前完成。
优选的，上述制备方法还包括：在形成有源层图案701之后，形成栅绝缘层702之前，对有源层图案701进行第三次掺杂；第三次掺杂的掺杂浓度小于第二次掺杂的掺杂浓度。
其中，当在形成有源层图案701之后，形成栅绝缘层702之前，对有源层图案701进行第一次掺杂时，可以先进行第三次掺杂，再进行第一次掺杂；也可以先进行第一次掺杂，再进行第三次掺杂。本发明实施例优选，先进行第三次掺杂，再进行第一次掺杂。
本发明实施例，对有源层图案701进行第三次掺杂的目的是为了增加了显示区域薄膜晶体管中有源层图案701的载流子迁移率，减小了显示区域薄膜晶体管的阈值电压，即薄膜晶体管的开启电压。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。