本公开的实施例涉及一种引线框。
背景技术：
传统地，在完全树脂密封(map：moldedarraypackage模制阵列封装)型的引线框中，已知在芯片焊盘、引线、连接杆等的预定区域的背侧进行半蚀刻加工的技术(例如，参见专利文献1)。
专利文献1:jp-a-2016-143730
技术实现要素：
然而，在传统的引线框中，对于这样的半蚀刻加工中的深蚀刻，芯片焊盘与连接杆之间的连结部变薄从而减小了强度，结果，担心不能将芯片焊盘充分地支撑于连接杆。另一方面，对于半蚀刻加工中的浅蚀刻，连接杆变厚从而提高了强度，结果，整个引线框的翘曲(warp)可能增大。此外，在制造map型的半导体设备的情况下，沿着连接杆切割而产生毛刺的风险变高。
已经基于以上完成了实施例的一个方面，并且该实施例的非限定性的目的是提供一种引线框，该引线框能够将芯片焊盘充分地支撑到连接杆，并且还能够减小整个引线框的翘曲。
一种引线框，包括：多个单位引线框和连接杆。单位引线框布置成矩阵，并且各个单位引线框均包括芯片焊盘和多个引线。连接杆将单位引线框互相连结。并且，单位引线框具有用于将芯片焊盘支撑于连接杆的芯片焊盘支撑部，并且连接杆具有连结于芯片焊盘支撑部的芯片焊盘连结部和作为除了芯片焊盘连结部之外的区域的本体部。芯片焊盘支撑部和芯片焊盘连结部比单位引线框中的最厚区域薄且比本体部厚。
该实施例的方面能够提供一种引线框，该引线框能够将芯片焊盘适当地支撑于连接杆并且减小整个引线框的翘曲。
附图说明
在附图中：
图1a是根据实施例的引线框的整体视图和放大平面图；
图1b是沿着图1a所示的线ib-ib截取的截面图；
图2是示出制造根据实施例的引线框的步骤的示意性截面图；
图3a是根据实施例的第一变型例的引线框的放大平面图；
图3b是沿着图3a所示的线iiib-iiib截取的截面图；
图4a是根据实施例的第二变型例的引线框的放大平面图；
图4b是沿着图4a所示的线ivb-ivb截取的截面图；
图5a是根据实施例的第三变型例的引线框的放大平面图；和
图5b是沿着图5a中的线vb-vb截取的截面图。
下面列出了与本发明的实施例的元件对应的参考标号和标记。
1、1a、1b、1c：引线框
10：框体
11：单位引线框
12：连接杆
12a：芯片焊盘连结部
12b：本体部
12c：应力缓和部
12d、12e：加强部
13、13a至13e：芯片焊盘
14：引线
15：芯片焊盘支撑部
16：引线延伸部
20：金属板
21a、21b：抗蚀层
22a、22b：玻璃掩膜
具体实施方式
<引线框的外形和细节>
在下文中将参考附图描述本申请所公开的引线框的实施例。本发明不限于下面的实施例。
首先，将参考图1a描述根据实施例的引线框1的外形。图1a所示的引线框1是用于制造son(smalloutlinenon-leadedpackage小外形无引线封装)型的半导体设备的map型的引线框。
另外，实施例示出了用于制造son型的半导体设备的引线框，但是可以应用于用来制造其它类型，例如，qfn(方形扁平无引线封装)型的半导体设备的引线框。
引线框1具有：框体10，该框体10在平面图中具有矩形形状；和多个单位引线框11，该多个单位引线框11以矩阵状态布置在这样的框体10内。并且，单位引线框11的周边设置有多个网格状的连接杆12，各个连接杆12的两端分别支撑在框体10中。
单位引线框11具有芯片焊盘13、多个引线14和芯片焊盘支撑杆15。例如，芯片焊盘13具有两个芯片焊盘13a、13b，并且设置于单位引线框11的中心。这样的芯片焊盘13的前表面侧能够装备有半导体芯片(未示出)。
多个引线14布置在芯片焊盘13与连接杆12之间，并且各个引线14的末端14a从连接杆12朝着芯片焊盘13延伸。这样的引线14通过焊线等电连接至布置在芯片焊盘13上的半导体芯片的电极，从而用作半导体设备的外部端子。
芯片焊盘支撑部15将芯片焊盘13连结到连接杆12，并且将芯片焊盘13支撑到连接杆12。例如，一个以上的芯片焊盘支撑部15形成在两个芯片焊盘13a、13b之中的每个芯片焊盘上。
并且，连接杆12具有连结于芯片焊盘支撑部15的芯片焊盘连结部12a和作为除了芯片焊盘连结部12a之外的区域的本体部12b。换句话说，芯片焊盘连结部12a是与芯片焊盘支撑部15相邻地布置并且直接支撑芯片焊盘支撑部15的区域。
例如，根据实施例的引线框1通过蚀刻由例如铜、铜合金或镍铁合金构成的金属板而形成。这样的蚀刻包括：通过蚀刻两个表面而形成开口的完全蚀刻，和通过蚀刻后表面侧而使金属板变薄的半蚀刻。
另外，为了容易理解，本说明书的放大平面图将给予半蚀刻区域一些影线，并且将给予具有相同厚度的半蚀刻区域相同的影线。
如图1a所示，在实施例中，所有的连接杆12均是半蚀刻的。虽然芯片焊盘13的周缘是半蚀刻的，但是芯片焊盘13的中心不是半蚀刻的，并且具有与蚀刻之前的金属板的厚度相等的厚度。
引线14的末端14a的周缘是半蚀刻的，并且除了周缘之外的部分不是半蚀刻的。所有的芯片焊盘支撑部15均是半蚀刻的。
通过以这种方式半蚀刻引线框1的预定区域，能够使得整个引线框1的强度比无半蚀刻的情况低。这能够减小引线框1的翘曲。并且，通过半蚀刻形成的凹凸提高了与密封树脂的附着性。这能够提高半导体设备的可靠性。
这里，如图1b所示，实施例构造成：使得芯片焊盘支撑部15的厚度t1与连接杆12中的芯片焊盘连结部12a的厚度t2都比连接杆12中的本体部12b的厚度t3厚。另外，图1b利用虚线示出各个区域的边界线。
这能够提高芯片焊盘连结部12a和用于支撑芯片焊盘13的芯片焊盘支撑部15的强度。因此，该实施例能够将芯片焊盘13充分地支撑到连接杆12。
并且，能够使得占据连接杆12的大部分的本体部12b的厚度t3比引线框1中的无半蚀刻的最厚区域(例如，芯片焊盘13a的中心)足够薄。这能够降低整个连接杆12的强度，从而减小整个引线框1的翘曲。
即，该实施例能够将芯片焊盘13充分地支撑于连接杆12并且减小整个引线框1的翘曲。
此外，通过减小整个连接杆12的强度，对于在制造map型的半导体设备的情况下的沿着连接杆12的切割，能够减小连接杆12的切割阻力。因此，该实施例能够稳定地制造半导体设备。
在上述实施例中，当将无半蚀刻的区域(即，引线框1中的最厚区域)的厚度t4表示为100％时，芯片焊盘支撑部15的厚度t1和芯片焊盘连结部12a的厚度t2优选地是厚度t4的40％至60％，并且本体部12b的厚度t3优选地是厚度t4的30％至50％。即，优选地满足下面的表达式：
t4*0.4≤t1≤t4*0.6；
t4*0.4≤t2≤t4*0.6；和
t4*0.3≤t3≤t4*0.5。
当使得厚度t1或t2比厚度t4的40％至60厚时，引线框1的强度提高，这趋向于使引线框1翘曲。并且，当使得厚度t1或t2比厚度t4的40％至60％薄时，引线框1可能变形。
相似地，当使得厚度t3比厚度t4的30％至50％厚时，引线框1的强度提高，这趋向于使引线框1翘曲。并且，当使得厚度t3比厚度t4的30％至50％薄时，引线框1可能变形。
另外，在实施例中，当将无半蚀刻的区域的厚度t4表示为100％时，优选地使得芯片焊盘支撑部15的厚度t1和芯片焊盘连结部12a的厚度t2比本体部12b的厚度t3厚5％以上。这能够良好地确保芯片焊盘13的充分支撑与整个引线框1的翘曲的减小之间的兼容性。可以得到下面的表达式：
t1≥t3+t4*0.05；和
t2≥t3+t4*0.05。
另外，当厚度t3与厚度t1或t2之间的差小于5％时，用于防止引线框1的变形的强度提高与用于防止引线框1的翘曲的强度减小是矛盾的。这可能使得引线框1变形或翘曲。
另外，在实施例中，优选地使芯片焊盘支撑部15的厚度t1等于芯片焊盘连结部12a的厚度t2。这样能够在下面描述的制造引线框1的步骤中在相同的蚀刻条件下加工芯片焊盘支撑部15和芯片焊盘连结部12a。这能够抑制蚀刻条件的复杂化，从而提高引线框1的生产率。
此外，在实施例中，优选地使得本体部12b的厚度t3等于芯片焊盘13的周缘的厚度t5。如上，这能够抑制蚀刻条件的复杂化，从而提高引线框1的生产率。
并且，如图1a所示，芯片焊盘13b的左侧表面经由一个引线14和引线延伸部16支撑于连接杆12，并且该引线延伸部16从这样的引线14朝着芯片焊盘13b延伸并且结合于芯片焊盘13b。
因此，在实施例的连接杆12中，连结于形成有引线延伸部16的引线14的区域也优选地构造为芯片焊盘连结部12a。这能够将芯片焊盘13b充分地支撑于连接杆12。
并且，该实施例在具有复杂设计和不同形状的引线框1中是特别有效的，例如，将芯片焊盘13分割为两个芯片焊盘13a、13b，如图1a所示。这是因为与不具有不同形状的引线框相比，由于对芯片焊盘支撑部15的布置和数量有限制，所以这样的具有不同形状的引线框1要求具有充分支撑功能的芯片焊盘支撑部15。
<引线框的制造方法>
随后，将参考图2描述制造根据实施例的引线框1的方法。另外，图2所示的截面对应于沿着图1a所示的线ib-ib截取的截面图(即，图1b)。
首先，将诸如干膜抗蚀剂这样的抗蚀层21a、21b附着于作为图2(a)(图2(b))所示的引线框1的材料的金属板20的前后表面上。
接着，利用以引线框1的形状形成的玻璃掩膜22a、22b进行曝光和显影(图2(c))，并且在预定范围中形成由抗蚀层21a、21b覆盖的抗蚀剂掩膜。
这里，如图2(d)所示，使金属板20不受蚀刻的区域a1形成有抗蚀剂掩膜，从而使两个表面形成抗蚀层21a、21b。并且，金属板20受深半蚀刻的区域a2形成有抗蚀剂掩膜，从而仅使前表面形成抗蚀层21a。
此外，在该实施例中，金属板20受浅半蚀刻的区域a3形成有抗蚀剂掩膜，使得前表面均匀地形成有抗蚀层21a，并且后表面以预定图案(例如，点图案)形成有抗蚀层21b。
然后，使用例如氯化铁溶液蚀刻金属板20(图2(e))。在这种情况下，如图2(e)所示，在区域a2中，后表面侧不形成有抗蚀剂掩膜，结果在深度方向上进行蚀刻。
相反地，在区域a3中，形成具有预定图案的抗蚀层21b，结果，虽然与区域a2相比在深度方向上没有进行蚀刻，但是在该抗蚀层21b的图案的后侧进行蚀刻。
然后，当进行对该后侧蚀刻时，蚀刻抗蚀层21b的图案的整个后侧。这将形成在区域a3中的抗蚀层21b剥离。然后，在这样的剥离之后，在区域a2和区域a3中在深度方向上均匀地进行蚀刻。
然而，在区域a2和区域a3中，在蚀刻的第一阶段，使得在深度方向上具有蚀刻量的差异。这使得在区域a2和区域a3中在深度方向上的蚀刻量的差异如图2f所示。
最终，进行抗蚀剂掩膜的清洁和剥离，以完成根据实施例的引线框1(图2(g))。这里，如图2(g)所示，区域a1对应于未受蚀刻的芯片焊盘13a的中心，并且区域a2对应于连接杆12的本体部12b和芯片焊盘13a的周缘，并且区域a3对应于芯片焊盘支撑部15和连接杆12的芯片焊盘连结部12a。
即，如上所述，通过使后表面侧的抗蚀层21b形成有预定图案，能够使得在深度方向上的蚀刻量的不同。这能够在引线框1中形成具有不同的半蚀刻深度的区域。
另外，引线框1想要设置开口的区域优选地形成有抗蚀剂掩膜，使得金属板20的两个表面不形成有抗蚀层21a、21b(在图2中未示出)。
<变型例>
随后，将描述根据实施例的引线框1的各个变型例。图3a是根据实施例的第一变型例的引线框1a的放大平面图，并且是对应于实施例中的图1a的下视图的视图。
像上述实施例一样，在根据第一变型例的引线框1a中，芯片焊盘支撑部15和连接杆12的芯片焊盘连结部12a比连接杆12的本体部12b厚。另一方面，与上述实施例不同，连接杆12还具有应力缓和部12c。
这样的应力缓和部12c形成在能够通过缓和连接杆12中的应力而进一步减小引线框1a的翘曲的区域中，并且形成于例如在纵向和横向上延伸的连接杆12的交点处，如图3a所示。
如图3b所示，应力缓和部12c形成为其厚度t6比连接杆12的本体部12b的厚度t3薄。这能够进一步缓和整个连接杆12的应力，从而进一步减小整个引线框1a的翘曲。
在第一变型例中，当将无半蚀刻的区域的厚度t4表示为100％时，应力缓和部12c的厚度t6优选地是厚度t4的20％至40％，以满足下面的表达式：
t4*0.2≤t6≤t4*0.4。
并且，在第一变型例中，当将无半蚀刻的区域的厚度t4表示为100％时，优选地使应力缓和部12c的厚度t6比本体部12b的厚度t3薄5％以上。这能够进一步减小整个引线框1a的翘曲。即，优选地满足下面的表达式：
t6≤t3-t4*0.05。
另外，如图3b所示，为了从无蚀刻的区域的厚度t4进行到三级的厚度t2、t3、t6半蚀刻，将蚀刻条件设定为要求最深蚀刻的厚度t6的区域，将厚度t2、t3的区域分别简单地形成有具有不同形状的图案的抗蚀层21b。
通过以这种方式形成具有不同形状的图案的抗蚀层21b并且蚀刻该抗蚀层21b，能够使得从金属板20的后表面剥离抗蚀层21b具有时间差(参见图2(e))。这能够实现各个区域的不同蚀刻深度。
另外，在根据第一变型例的引线框1a中，应力缓和部12c形成于在纵向和横向上延伸的连接杆12的交点处，但是可以形成在连接杆12的除了交点之外的区域中。
图4a是根据实施例的第二变型例的引线框1b的放大平面图。根据第二变型例的引线框1b与实施例和第一变型例的不同之处在于单位引线框11的构造。构成第二变型例的单位引线框11的芯片焊盘13具有三个芯片焊盘13c、13d、13e，并且这样的三个芯片焊盘13c、13d、13e形成在单位引线框11的中心。
并且，用于将芯片焊盘13连结到连接杆12的一个以上的芯片焊盘支撑部15形成在三个芯片焊盘13c、13d、13e中的每个芯片焊盘上(在第二变型例中，芯片焊盘13c、13e上各形成两个，并且芯片焊盘13d上形成四个)。
这里，在第二变型例的单位引线框11中，芯片焊盘13c、13e不连结到芯片焊盘13d，结果，引线框1b具有布置在由双点划线所示的直线d上的低强度区域。这可能使引线框1b沿着这样的直线d变形。
这里，在第二变型例中，引线框1b内的在连接杆12中布置在直线d上的低强度区域设置有加强部12d。并且，这样的加强部12d形成为其厚度t7比连接杆12中的芯片焊盘连结部12a的厚度t2厚，如图4b所示。
这能够提高引线框1b内的布置在直线d上的区域的强度。因此，第二变型例能够防止引线框1b变形。
并且，在第二变型例中，优选地使加强部12d的厚度t7等于引线框1b中的未受半蚀刻的最厚区域(例如，芯片焊盘13c的中心)的厚度。这能够更加提高引线框1b内的布置在直线d上的区域的强度，从而进一步防止引线框1b变形。
另外，第二变型例示出仅对引线框1b内的布置在直线d上的低强度区域设置加强部12d的实例，但是与布置在这样的直线d上的区域相邻的区域也可以设置有加强部12d。这能够更加提高引线框1b内的布置在直线d上的区域的强度，从而进一步防止引线框1b变形。
并且，第二变型例示出了利用加强部12d加强布置在横向上的低强度区域的实例，但是可以利用加强部12d加强布置在纵向上的低强度区域。
图5a是根据实施例的第三变型例的引线框1c的放大平面图。根据第三变型例的引线框1c在芯片焊盘13的构造方面与第二变型例的引线框相同。即，构成第三变型例的单位引线框11的芯片焊盘13具有三个芯片焊盘13c、13d、13e，并且这样的三个芯片焊盘13c、13d、13e形成在单位引线框11的中心。
并且，用于将芯片焊盘13连结到连接杆12的一个以上的芯片焊盘支撑部15形成在三个芯片焊盘13c、13d、13e中的每个芯片焊盘上(在第三变型例中，芯片焊盘13c、13e上各形成两个，并且芯片焊盘13d上形成四个)。
另一方面，第三变型例与实施例、第一变型例和第二变型例的不同之处在于连接杆12和芯片焊盘支撑部15的构造。具体地，连接杆12由本体部12b构成，并且，芯片焊盘支撑部15与本体部12b的厚度相等。即，在第三变型例中，引线框1c内的所有的半蚀刻区域的厚度大致相等。
这里，像第二变型例一样，在第三变型例的单位引线框11中，芯片焊盘13c、13e不连结到芯片焊盘13d，结果，引线框1c具有布置在由双点划线所示的直线d上的低强度区域。这可能使引线框1c沿着这样的直线d变形。
因此，在第三变型例中，引线框1c内的布置在连接杆12中的直线d中的低强度区域设置有加强部12d。并且，这样的加强部12d形成为其厚度t7比连接杆12中的本体部12b的厚度t3厚，如图5b所示。
这能够提高引线框1c内的布置在直线d上的区域的强度。因此，第三变型例能够防止引线框1c变形。
并且，在第三变型例中，与布置在直线d上的区域相邻的区域优选地设置有加强部12e。即，与加强部12d相邻的各个加强部12e优选地形成为其厚度t8比连接杆12中的本体部12b的厚度t3厚，如图5b所示。
这能够更加提高引线框1c内的布置在直线d上的区域的强度，从而进一步防止引线框1c变形。
此外，在第三变型例中，优选地使加强部12d的厚度t7和加强部12e的厚度t8等于引线框1c中的未受半蚀刻的最厚区域(例如，芯片焊盘13c的中心)的厚度。
这能够更加提高引线框1c内的布置在直线d上的区域的强度，从而进一步防止引线框1c变形。
另外，第三变型例示出将加强部12e增加至加强部12d的实例，但是可以仅利用加强部12d提高布置在直线d上的区域的强度。并且，第三变型例示出了利用加强部12d、12e加强布置在横向上的低强度区域的实例，但是可以利用加强部12d、12e加强布置在纵向上的低强度区域。
以上已经描述了本发明的实施例，但是本发明不限于上述实施例，并且能够在不背离本发明的主旨的情况下做出各种修改。例如，在上述实施例中，半蚀刻区域形成为两级或三级的厚度，但是可以形成为四级以上的厚度。这能够更好地确保芯片焊盘13的充分支撑与整个引线框1的翘曲的减小之间的兼容性。
如上所述，根据实施例的引线框1(1a、1b)包括多个单位引线框11和连接杆12。单位引线框11布置成矩阵，并且各个单位引线框11具有芯片焊盘13和多个引线14。连接杆12将单位引线框11互相连结。并且，单位引线框11具有用于将芯片焊盘13支撑于连接杆12的芯片焊盘支撑部15，并且连接杆12具有连结于芯片焊盘支撑部15的芯片焊盘连结部12a和作为除了芯片焊盘连结部12a之外的区域的本体部12b。并且，芯片焊盘支撑部15和芯片焊盘连结部12a比单位引线框11中的最厚区域薄且比本体部12b厚。这能够将芯片焊盘13充分地支撑于连接杆12并且减小整个引线框1(1a、1b)的翘曲。
并且，在根据实施例的引线框1(1a、1b)中，当将单位引线框11中的最厚区域的厚度t4表示为100％时，芯片焊盘支撑部15的厚度t1和芯片焊盘连结部12a的厚度t2比本体部12b的厚度t3厚5％以上，以满足下面的表达式：t1≥t3+t4*0.05；和t2≥t3+t4*0.05。这能够良好地确保芯片焊盘13的充分支撑与整个引线框1(1a、1b)的翘曲的减小之间的兼容性。
并且，在根据实施例的引线框1(1a、1b)中，至少一个单位引线框11具有多个芯片焊盘13(芯片焊盘13a至13e)。这能够将芯片焊盘13充分地支撑在具有不同形状的引线框1(1a、1b)中。
并且，在根据实施例的引线框1(1a、1b)中，芯片焊盘支撑部15的厚度等于芯片焊盘连结部12a的厚度。这能够提高引线框1(1a、1b)的生产率。
并且，在根据实施例的引线框1a中，连接杆12还具有比本体部12b薄的应力缓和部12c。这能够进一步减小整个引线框1a的翘曲。
并且，在根据实施例的引线框1a中，当将单位引线框11中的最厚区域的厚度t4表示为100％时，应力缓和部12c的厚度t6比本体部12b的厚度t3薄5％以上，以满足下面的表达式：t6≤t3-t4*0.05。这能够进一步减小整个引线框1a的翘曲。
并且，在根据实施例的引线框1b中，连接杆12还具有比引线框1b内的布置在直线d上的低强度区域中的芯片焊盘连结部12a厚的加强部12d。这能够防止引线框1b变形。
并且，在根据实施例的引线框1b中，加强部12d的厚度等于单位引线框11中的最厚区域的厚度。这能够进一步防止引线框1b变形。
本领域技术人员能够容易地得到进一步的效果和变型例。结果，本发明的更广泛的方面不限于如上所述的具体详情和示例性实施例。因此，能够在不背离由附加的权利要求和权利要求的等同限定的整个发明的精神和范围的情况下做出各种修改。