本发明属于微电子技术领域，具体涉及一种三维异质集成系统的制作方法。
背景技术：
随着科技的发展和进步，人类对电磁波的利用程度越来越高，目前，如何利用电磁波，如何制造更加完备的装置来利用电磁波，成为微电子等领域越来越受到重视的技术问题。
硅(si)作为半导体技术中心的主导材料，主要在复杂集成度、成熟度、良品率以及成本等方面有着明显的优势。近几年以来，集成硅(cmos和bicmos)射频技术在功率上已经取得了十分重大的进步，频率也扩展到了100ghz左右。但是，硅材料也存在一定的局限性，很多功能应用都需要靠磷化铟(inp)和氮化镓(gan)等化合物半导体技术配合硅材料才可以实现。对于磷化铟，可以制造出最大频率为1太赫兹的晶体管，并且有着十分高的增益和功率。氮化镓材料器件，具有带宽大、击穿电压高、输出频率高等特点，输出频率可以达到100ghz。每一种半导体器件在制造时都需要在衬底上进行生长，但是对于一种衬底来说，只可以进行一种加工方式，不同衬底上的器件无法实现在同一种衬底上集成，那么对于需要多种器件的系统而言，衬底占用面积比器件本身大，且一个系统中的不同衬底之间存在间隙和距离，从而进一步增大系统的体积。因此为了缩小系统体积，提高系统功能的灵活性，需要将异类半导体集为一体，即需要异质集成(heterogeneousinterointegration)。
那么，多层多芯片集成技术广泛应用于单衬底上横向集成不同种类半导体器件，也应用于无源元件(包括滤波器和天线)。通过这种技术，无源元件可实现高q值和小型化。
随着频率的上升，集成电路间的互联块和线内损耗迅速增加。因此，需要克服其中的寄生效应。这要求三维单片或晶圆级异构集成不同的半导体。利用这种技术，高频率和高性能可以经由化合物半导体材料(主要包括磷化铟和氮化镓)来实现，同时，也利用了硅材料的各种优点。并且，在集成电路中，按比例缩放已经成为半导体产业的必然选择与趋势，实现了半导体芯片在一定的面积内，功能单元的密度增加。
同时也需要提高器件的生产质量。可以通过微机电系统(mems，micro-electro-mechanicalsystem)加工工艺提高工艺的精度。实现器件高进度、高一致性的生产，实现多功能器件的集成。
异质集成技术包括混合集成技术和单片集成技术。混合集成技术主要指将不同衬底的芯片通过键合实现集成。单片集成技术是指将不同功能器件，如高频的磷化铟器件或高带宽高功率的氮化镓器件，在单芯片上集成。虽然，单片集成技术不需要对芯片进行封装，但是工艺制作难度相对较大。
传统的系统中，通过混合集成技术，应用不同衬底材料的芯片，以达到理想的性能。但是这种方法没有将不同衬底的芯片集成到同一个芯片上，不但体积较大，并且随着频率的增加，微带线的损耗也越来越大。那么，这些寄生效应对系统性能的影响十分明显。
综上所述，现有技术中，制造异质集成系统的方法，主要存在以下几点问题：
芯片之间通过键合方式实现集成，在频率较高的情况下，键合会产生较大的寄生效应，对系统整体的性能影响较大，使整个系统效率降低，影响系统整体的输出功率，使得该异质集成系统在高频失去研究的意义。
并且，传统方法无法有效减少芯片的面积，无法很好的提高器件的集成度。在半导体技术飞速发展的时代，这种方法必然会被时代所淘汰。
使用硅作为衬底材料，拥有非常明显的优势，无论是成本，还是性能，硅都有着非常好的表现；但是在功率较大时，或者集成度较高时，硅的散热性能就会成为技术发展的一个很重要的阻碍。并且，硅的质地较脆，较为容易损坏或者划伤。所以需要更加合适的衬底材料，从而提高系统的整体性能。
技术实现要素：
有鉴于此，本发明提供一种三维异质集成系统及其制作方法，解决传统技术与传统材料所存在的集成度较低、效率较低的问题。
基于上述目的本发明提供的三维异质集成系统的制作方法，包括如下步骤：
制备碳化硅基衬底层和碳化硅基外延层；
在所述碳化硅基衬底层和所述碳化硅基外延层上分别制作背通孔，在所述碳化硅基外延层上生长至少一个无源器件，以及制备有源器件；
使用苯并环丁烯聚合物将至少一个有源器件粘连在所述碳化硅基衬底层上；
将所述碳化硅基衬底层和碳化硅基外延层键合连接；
在所述有源器件和所述无源器件之间键合连接。
可选的，所述在所述碳化硅基衬底层和所述碳化硅基外延层上分别制作背通孔的步骤包括：
对所述碳化硅基衬底层和所述碳化硅基外延层进行减薄；
对所述碳化硅基衬底层和所述碳化硅基外延层进行刻蚀，分别在所述碳化硅基衬底层和所述碳化硅基外延层上形成背通孔。
可选的，所述对所述目标涂层和所述碳化硅基衬底层进行刻蚀，形成通孔的步骤具体包括：
在所述碳化硅基衬底层表面和所述碳化硅基外延层表面分别溅射ti/au金属层，再分别涂覆型号为rzj-304的光刻胶，形成目标涂层；
通过接触式光刻的方式在所述目标涂层上光刻出设定图形；
通过感应耦合等离子刻蚀方式在所述目标涂层和所述碳化硅基衬底层刻蚀形成背通孔，刻蚀深度为50-200μm。
可选的，所述对所述碳化硅基衬底层和所述碳化硅基外延层进行减薄的步骤包括：
将石蜡分别涂覆在所述碳化硅基衬底层和所述碳化硅基外延层上；
使用磨盘和金刚石粉对所述碳化硅基衬底层和所述碳化硅基外延层分别进行打磨至设定厚度。
可选的，所述在所述有源器件和所述无源器件之间形成电连接的步骤具体包括：
将所述键合金线穿过所述背通孔，将所述有源器件和所述无源器件进行键合。
可选的，当所述有源器件设置有一个以上时，所述在所述有源器件和所述无源器件之间形成电连接的步骤具体包括：
利用键合金线将无源器件进行键合。
可选的，当所述无源器件设置有一个以上时，所述在所述有源器件和所述无源器件之间形成电连接的步骤具体包括：
利用键合金线将有源器件进行键合。
同时，本发明还提供一种三维异质集成系统，包括衬底层和设置于衬底层一侧的外延层；在所述衬底层和所述外延层之间，设置有至少一个有源器件，所述有源器件通过苯并环丁烯聚合物粘连在所述衬底层上，位于所述外延层上相应设置的凹槽中；所述外延层远离所述衬底层的一侧上生长有至少一个无源器件；
所述衬底层和所述外延层上均开设背通孔；
所述衬底层和所述外延层通过穿过所述背通孔的键合金线键合；所述有源器件和所述无源器件通过穿过背通孔的键合金线键合。
可选的，当所述有源器件设置有一个以上时，有源器件之间利用键合金线进行键合；当所述无源器件设置有一个以上时，无源器件之间利用键合金线进行键合。
可选的，所述衬底层为碳化硅基衬底；所述外延层为碳化硅基外延；所述有源器件包括氮化镓器件和磷化铟器件。
本发明具有以下优点：
通过分层分别对器件进行制作，加工相对独立，保证了器件工艺的可靠性，也提高了器件制作的效率；
引入sic材料作为衬底，虽然增加了成本，但是对于芯片的集成度和高效都是十分重要的，对以后半导体集成的发展都是十分有借鉴意义的；
通过bcb对器件和衬底进行粘合，实现了不同衬底下生长的器件，可以集成在同一衬底上，减小了芯片的尺寸，也大大减少了工艺的复杂度。
对器件进行三维集成，大大减小了集成芯片的面积，也减小了引线的长度，成功降低了寄生参数，保证了器件在高频下的性能，也提升系统的整体性能。
附图说明
图1是本发明实施例所提供的异质集成系统制造方法；
图2为本发明实施例提供的异质集成系统结构。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明实施例首先提供一种三维异质集成系统的制作方法，如图1所示，包括：
步骤101：制备碳化硅基衬底层和碳化硅基外延层；
步骤102：在所述碳化硅基衬底层和所述碳化硅基外延层上分别制作背通孔，在所述碳化硅基外延层上生长至少一个无源器件，以及制备有源器件；
步骤103：使用苯并环丁烯聚合物将至少一个有源器件粘连在所述碳化硅基衬底层上；
步骤104：将所述碳化硅基衬底层和碳化硅基外延层键合连接；
步骤105：在所述有源器件和所述无源器件之间键合连接。
在上述步骤102中，有源器件包括氮化镓器件和磷化铟器件。
再将gan器件与inp器件通过减薄工艺去除衬底，再将器件通过bcb连接到碳化硅基衬底层上，再将碳化硅基衬底层与碳化硅基外延层通过键合金丝进行连接。
再将碳化硅基衬底层、碳化硅基外延层通过键合金丝经过键合金丝自下而上相互连接。
在具体实施例中，制作碳化硅基衬底层和碳化硅基外延层时，对碳化硅基衬底层和碳化硅基外延层表面进行工艺处理。碳化硅基衬底层的制备过程为，选定2个sic衬底，向sic衬底表面溅射ti层，然后溅射au层，再进行光刻胶甩胶；在甩过胶的表面进行接触式光刻，在经过显影，形成所需要的图形。然后经过电镀加厚au的厚度，达到需要的厚度，形成碳化硅基衬底层。具体的，在一种实施例中，对2个sic衬底表面溅射ti/au，在表面涂rzj-304光刻胶，再进行1000-2000r/min转速甩胶(优选为1500r/min)，甩20-40s(优选为30s)，厚度为2-6μm左右，厚度优选为5μm，再根据不同的功能进行接触式光刻，曝光20-40s(优选为30s)，再显影1-5min(优选为1.5min)，形成所需要的图形。将两个sic衬底分为碳化硅基衬底层和碳化硅基外延层。再对衬底表面进行电镀，达到所需要的厚度。
碳化硅基衬底层和碳化硅基外延层制备完成之后，对碳化硅基衬底层、碳化硅基外延层背面进行减薄，再对背面进行ni溅射、光刻，通过icp(inductivecoupledplasmaemissionspectrometer，电感耦合等离子光谱发生仪)进行通孔刻蚀，形成背通孔。然后在碳化硅基外延层表面进行光刻，再通过电镀以及pecvd的处理，形成需要的无源器件，并通过碘化钾腐蚀，去除不需要的金属。
在一种具体实施例中，减薄过程如下：
将碳化硅基衬底层和碳化硅基外延层正面通过低温石蜡粘附在石英衬底上。石蜡熔点约为90℃，将石英板放置在热板上，表面涂上过量石蜡，等到石蜡融化后，将碳化硅基衬底放置在石蜡上，且用镊子有中间向两边轻轻挤压，将多余的石蜡挤出，保证每一部分都有石蜡，再通过压块以及重物静压，保证粘贴过程的平整性。接下来通过金刚石粉对sic基衬底层背面进行减薄；
配置减薄液，将直径为5um的金刚石颗粒与蒸馏水按照比例进行混合。混合比例为100g金刚石粉加900ml水。首先对磨盘进行修正，使用直径为20cm的铁圆柱体对磨盘进行修正，位置为离圆心15cm处，且位置不发生变化，该位置可以保证衬底在掩膜过程中左右两边所受的摩擦力较为均匀，且能起到很好的减薄效果。若较靠磨盘圆心，则减薄效果较差，约为1um/min。若较靠磨盘周边，则平整性较差，衬底圆心和周边平整性会相差15um左右。在圆心15cm处进行减薄，则减薄速度约为2um/min，均匀性保持在5um以内。磨料转速为50转/min，磨盘转速为45转/min，两者转速都不进行改变。磨盘时间不得超过10min，使得磨盘呈现处中间突起、两边凹陷的形状。该处理可有效避免磨盘过程中，由于摩擦不均造成的抖动，防止sic衬底破裂。再对碳化硅基衬底进行减薄时，片子自身自转速度约为80转/min，且每磨15分钟，对衬底厚度进行测量。且每磨60um，需要对磨盘进行一次修正，以保证工艺的稳定性。
将3个sic衬底减薄到100um，再通过抛光液对背面进行抛光，保证表面的粗糙度。粗糙都会影响之后溅射工艺金属的粘附性。再对背面进行ni溅射，再通过rzj-304光刻胶，对ni表面进行光刻、显影，形成瞳孔图形，通过icp进行通孔刻蚀，形成100um的通孔。在通过加热台，将sic衬底与石英板分离，通过丙酮、异丙醇可以将石蜡去除干净。
制备氮化镓器件时，在sic衬底上依次生长aln成核层、gan缓冲层、aln插入层、algan势垒层、第一层sin和第二层sin，gan缓冲层两端分别有欧姆接触的源极和栅极，在第二层sin和第一层sin有t型栅。在sic衬底上生长aln成核层后，由于sic衬底和gan薄膜之间的热膨胀系数和晶格常数存在不匹配，那么，就需要aln成核层来起到释放晶格失配和热失配带来的问题，并且需要aln成核层要大于衬底上gan的应变临界厚度。在制作氮化镓器件的过程中，原子很难均匀分布在衬底表面。因此需要首先在较低温度下生长gan缓冲层，这样可以大大减少原子的运动；之后再在高温下继续生长gan缓冲层，达到所需要的厚度。低温下形成的gan部分和高温下形成的gan部分整体形成gan缓冲层。
在gan和algan之间加入aln插入层，对应力有很明显的调节作用，降低algan薄膜的位错，提高材料质量。当厚度合适时，二维电子气达到峰值，提高器件的电性能。
algan势垒层的生长的厚度决定着器件的最后性能。再通过pecvd(plasmaenhancedchemicalvapordeposition，等离子体增强化学的气相沉积法)生长第一层sin，降低器件的电流崩塌。再通过ni/au蒸发生长t型栅。完成栅极的肖特基接触之后，再生长第二层sin，对栅极进行保护。
通过欧姆接触主要是将源极和漏极的二维电子气引出，提高器件的电性能，材料一般选择ti、al、ni或au。生成源极欧姆接触和漏极欧姆接触。
通过台面隔离将相邻的器件之间的二维电子气完全耗尽。将需要做器件的地方保留，不需要做器件的地方进行icp(等离子体刻蚀)。各个器件之间是不连通的。
完成器件制作后，需要对器件进行背瞳孔刻蚀和背金。将源极上通过光刻刻蚀进行打孔，再通过溅射，在孔壁和孔底上溅射一层金，提高整个器件的性能。
制作inp基的inp器件制作过程同理。
完成有源器件的制作之后，将做好的gan器件与inp器件表面甩一层光刻胶，对器件表面结构进行保护。再通过正面与石英板用石蜡粘合，对背面进行减薄，尽量减少衬底对器件的影响，大约剩余5um-15um，再通过湿法腐蚀去除衬底的残余物质，将器件从衬底上完全去除。去除衬底后，再通过划片机将每一个器件独立分开。再将器件通过苯并环丁烯bcb连接到碳化硅基衬底层上，再将碳化硅基衬底层与碳化硅基外延层应用衬底穿孔技术进行连接，通过键合金丝对两层上的有源、无源器件在碳化硅基外延层的通孔中进行连接，实现两层器件的电学性能，减小了芯片的面积，提高了系统的集成度。并且通过键合金线穿过背通孔技术，大大减小了导线长度，减少寄生参数对系统的影响。因为对碳化硅基外延层的减薄，可以实现直接通过键合机在有源器件和无源器件之间的连线，减少了工艺的复杂性，提升工艺效率。
最后将碳化硅基衬底层、碳化硅基外延层通过键合金丝经过键合金丝自下而上相互连接，实现三维异质集成系统的制造，该三维异质集成系统具有高效率、高功率、高频率的性能。
在本发明具体实施例中，所述在所述碳化硅基衬底层上制作背通孔的步骤包括：
对所述的碳化硅基衬底的正面和碳化硅基外延层的正面分别进行图形光刻；所述正面为所述碳化硅基衬底层或碳化硅基外延层的一面；
对所述碳化硅基衬底层的背面和碳化硅基外延层的背面进行减薄；所述背面为所述碳化硅基衬底或碳化硅基外延层的另一面；
对所述碳化硅基衬底层和碳化硅基外延层进行刻蚀，形成背通孔。
在上述实施例中，在对所述衬底层的背面进行减薄时，需要将衬底层背面与石英板通过石蜡粘合，rzj-304型号的光刻胶能够形成厚度较大的目标涂层，从而有源器件正面与石英板通过石蜡粘合过程中，有源器件结构不会受到破坏；在减薄衬底的过程中，也不会使有源器件结构发生变化。
图2为本发明实施例提供的一种三维异质集成系统结构示意图，包括：碳化硅基衬底层1、背通孔2、碳化硅基外延层3、有源器件、苯并环丁烯6、无源器件7。其中，所述有源器件包括氮化镓器件4和磷化铟器件5。其中氮化镓器件4有着高功率、高效率毫米波的特点。磷化铟器件5具有高频率的特点。在碳化硅基外延层3上设置有与所述有源器件形状匹配的凹槽，氮化镓器件4和磷化铟器件5利用bcb(苯并环丁烯聚合物)粘连在碳化硅基衬底层1上。无源器件7直接在碳化硅基外延层3上远离所述凹槽的一侧生长。碳化硅基衬底层1和碳化硅基外延层3利用穿过背通孔2的键合金线进行键合；氮化镓器件4和磷化铟器件5之间通过键合金线进行键合。当无源器件7设置有一个以上时，无源器件之间通过键合金线进行键合。
本发明实施例提供的三维异质集成系统，改变了传统的平面结构，采用立体的结构方式，提高了整个系统的集成度。且碳化硅基衬底层和碳化硅基外延层都以碳化硅作为衬底材料，并且在碳化硅基衬底层和碳化硅基外延层完成了背通孔工艺，提高了系统的散热能力，有利于达到更好的集成度，并且背通孔在之后器件之间的连接上也起到了十分重要的作用。
有源器件分别通过苯并环丁烯bcb黏贴在碳化硅基衬底层上，提高了器件的可靠性，能够稳定在碳化硅基衬底上工作。无源器件通过材料生长的方式生成在碳化硅基外延层上。两个衬底通过背通孔的方式，对器件实行接地，且通过键合金线，实现碳化硅基衬底层和碳化硅基外延层的电连接。无源器件和有源器件之间，也通过键合金线，完成有源器件和无源器件之间的电连接。且键合金线可以穿过碳化硅基衬底层和碳化硅基外延层上的背通孔，减少导线长度，较少寄生参数对系统性能的影响。
应当理解，本说明书所描述的多个实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。