影像感测装置的制作方法

本揭露是有关于一种影像感测装置。

背景技术：

影像感测装置，例如互补式金属氧化物半导体(complementarymetal-oxidesemiconductor；cmos)影像感测器(cmosimagesensor；cis)、主动像素感测器(active-pixelsensor；aps)、被动像素感测器(passive-pixelsensor)和电荷耦合元件(charge-coupleddevice；ccd)感测器等，已被广泛使用在各种电子产品上，例如数字相机、智能手机、平板电脑、车用录影器和其他应用。由于小型化的趋势，影像感测装置中的电子元件和在影像感测装置的每一像素单元中的电子元件之间的距离变得愈来愈小。如何在影像感测装置的像素尺寸缩小后提升其光吸收效率，已成为相关产业的一大课题。

技术实现要素：

本揭露提出一种影像感测装置，此影像感测装置包含半导体基材、辐射感测元件、元件层和沟渠隔离。半导体基材具有前侧表面和与前侧表面相对的背侧表面。辐射感测元件设置于半导体基材的光感测区中且从半导体基材的前侧表面延伸出，此辐射感测元件包含半导体材料，此半导体材料具有小于1.77电子伏特的带隙(bandgap)能量。元件层位于半导体基材的前侧表面及辐射感测元件的上方。沟渠隔离设置于半导体基材的隔离区中且从半导体基材的背侧表面延伸出。

附图说明

为了更完整了解实施例及其优点，现参照结合所附附图所做的下列描述，其中：

图1a为依据本揭露的一些实施例的影像感测装置的俯视示意图；

图1b为图1a的影像感测装置的部分放大图；

图2为依据本揭露的一些实施例的影像感测装置的剖面示意图；以及

图3a至图3j为依据本揭露的一些实施例的形成影像感测装置的各种中间阶段的剖面示意图。

具体实施方式

后续说明书提供许多不同实施例或范例，用以达成本揭露的不同特征。后续描述的元件及配置的特定范例，是用来简要说明本揭露。当然，这些只是范例，并非用来限制本揭露。举例而言，在后续说明中，第一特征形成于第二特征上，可能包括的实施例为第一特征及第二特征形成直接接触，以及可能包括的实施例为额外的特征可能形成介于第一及第二特征之间，使得第一及第二特征可能非直接接触。

本文所使用的用语是用来描述特定的实施例，而非用来限定所附的权利要求。举例来说，除非特别限定，否则单数形式的用语“一”或“该”亦可代表复数形式。此外，本揭露可能会在各范例中重复参考数字及/或文字。这样的重复是基于简化与清楚的目的，以其本身而言并非用以指定所讨论的各实施方式及/或配置之间的关系。

另外，在此可能会使用空间相对用语，例如“上方(over)”、“上(on)”等等，以方便说明如附图所绘示的一元件或一特征与另一(另一些)元件或特征的关系。除了在附图中所绘示的方向外，这些空间相对用词意欲含括元件在使用或操作中的不同方位。设备可能以不同方式定位(旋转90度或在其他方位上)，因此可利用同样的方式来解释在此所使用的空间相对描述符号。

本揭露的实施例是有关于具有增强红外线辐射(例如近红外线辐射)吸收能力的影像感测装置。一般来说，相较于具有间接带隙的半导体材料，具有直接带隙的半导体材料可吸收更多低光子能量的入射光或入射辐射。在影像感测装置中，辐射感测元件是由具有直接带隙和低带隙能量的半导体材料形成。在硅基材中的锗元件吸收入射光的例子中，锗元件的间接带隙在退火制程中产生的于二维上拉伸张力(biaxialtensilestress)下转换为直接带隙。如此一来，可增强红外线辐射的吸收效率。

图1a为依据本揭露的一些实施例的影像感测装置100的俯视示意图。影像感测装置100为背照式(back-sideilluminated；bsi)或前照式(front-sideilluminated；fsi)互补式金属氧化物半导体影像感测器。影像感测装置100具有像素区域100a和围绕像素区域100a的逻辑区域100b。像素区域100a包含像素单元102，其回应入射至像素单元102的入射光而产生电荷。在一些实施例中，如图1a所示，像素单元102排列为多行和多列的矩阵。一些电路是位于像素区域100a中，用以传送由像素单元102产生的电荷至逻辑区域100b。其他电路是位于逻辑区域100b中，以处理来自像素区域100a的输出信号。在本揭露中，像素单元102a的数量可以是例如百万个。然而，在影像感测装置100中像素单元102的数量可依不同的应用而变化。

请一并参照图1b，图1b为图1a所示的像素区域100a的范围a的放大图。如图1b所示，在像素区域100a的范围a内有光感测区104p和隔离区104i。光感测区104p用以感测入射光。隔离区104i是配置为格栅图案，用以隔绝光感测区104p之间的串扰(crosstalk)。每一光感测区104p和围绕对应至的光感测区104p的隔离区104i的部分构成像素单元102。

图2为依据本揭露的一些实施例的影像感测装置200的剖面示意图。影像感测装置200可以是图1a的影像感测装置100或其他相似的影像感测装置。影像感测装置200可以是背照式互补式金属氧化物半导体影像感测器，其金属走线设置在基材的前侧，且其辐射感测元件设置在基材的背侧。然而，本揭露的实施例不限于是背照式互补式金属氧化物半导体影像感测器。举例而言，影像感测装置200可以是前照式互补式金属氧化物半导体影像感测器，其金属走线设置在基材的表面中的辐射感测元件上方。为简化说明，图2仅绘示影像感测装置200的三个像素区域200r、200g、200b，但本揭露的实施例不限于此。在一些实施例中，像素区域200r、200g、200b分别为红色、绿色和蓝色像素区域。其他像素区域200r、200g、200b的组合也可应用在不同的实施例。

在图2中，影像感测装置200的半导体基材202包含用以感测入射光的光感测区202p和用以隔离光感测区202p之间的串扰的隔离区202i。在影像感测装置200为图1a的影像感测装置100的实施例中，光感测区202p对应至光感测区104p，而隔离区202i对应至隔离区104i。半导体基材202可以是硅基材。举例而言，在一些示范实例中，半导体基材202包含掺杂或未掺杂的块状硅(例如p型、n型或其组合)。其他合适的材料亦可用于形成影像感测装置200。举例而言，半导体基材202可包含例如锗、石英、蓝宝石、玻璃或其他合适的材料。或者，半导体基材202可以是绝缘物上半导体(semiconductor-on-insulator；soi)基材的主动层。在一些实施例中，半导体基材202的厚度t202为约1.5微米至约8微米。在一些实施例中，半导体基材202的厚度t202为约6微米。

浅沟渠隔离(shallowtrenchisolation；sti)204是设置在半导体基材202的隔离区202i中且在半导体基材202的前侧表面202f。浅沟渠隔离204包含隔离材料，例如氧化硅、二氧化硅、掺碳的二氧化硅(carbondopedsilicondioxide)、掺镍的二氧化硅(nitrogendopedsilicondioxide)、掺锗的二氧化硅(germaniumdopedsilicondioxide)、掺磷的二氧化硅(phosphorusdopedsilicondioxide)、可流动氧化物(flowableoxide)、上述组合，和/或其他合适的材料。在一些实施例中，浅沟渠隔离204设置为格栅图案。

辐射感测元件206a是分别设置在半导体基材202的光感测区202p中且在半导体基材202前侧表面202f。辐射感测元件206a包含半导体材料，其带隙能量小于1.77电子伏特。在一些实施例中，辐射感测元件206a的半导体材料的带隙能量小于1.1电子伏特。辐射感测元件206a可包含例如锗、硅锗、砷化镓、磷化铟、锑化镓、碲化镉、砷化铟、锑化铟、上述组合和/或其他合适的材料。如图2所示，每一辐射感测元件206a从半导体基材202的前侧表面202f延伸出。每一辐射感测元件206a的厚度t206a和宽度w206a分别为约100纳米至8微米和约0.9微米至3微米。每一辐射感测元件206a的厚度t206a小于或等于半导体基材202的厚度t202。在一些实施例中，每一辐射感测元件206a的厚度t206a为约1.5微米至约3微米。在一些实施例中，依据各种设计需求，辐射感测元件206a可具有不同的厚度t206a和/或宽度w206a。

在半导体基材202为硅基材且辐射感测元件206a的半导体材料为锗的实施例中，可采用退火制程以在半导体基材202与辐射感测元件206a之间的介面形成硅锗键结(silicon-germaniumbonds)。如此一来，在硅的半导体基材202上形成应变(strained)硅锗异质磊晶(heteroepitaxial)层，且因此转换锗的间接带隙至硅锗的直接带隙，而达成低带隙能量和较佳的红外线辐射吸收能力。在一些实施例中，退火制程可以是温度为约摄氏500度至约摄氏600度的高温原位(in-situ)退火制程，以减少半导体基材202与辐射感测元件206a之间的穿透差排(threadingdislocations)，且退火制程的持续时间可为约10小时或小于10小时。

如图2所示，每一辐射感测元件206a的一部分为钉扎(pinned)元件206b，例如p型钉扎光二极管(photodiode)。在一些示范实例中，钉扎元件206b包含p型掺杂物，例如硼、铝、镓、上述组合或相似者。钉扎元件206b用于辐射感测元件206a与元件层208之间的介面隔离。

元件层208是设置于半导体基材202前侧表面202f、浅沟渠隔离204和辐射感测元件206a上方。元件层208可包含各种与辐射感测元件206a电性连接的晶体管，以收集由照射至半导体基材202的光感测区202p的入射光和/或入射辐射(例如可见光和/或红外线辐射)所产生的电子，并将收集的电子转换为电压信号。举例而言，在元件层208中的晶体管可包含转移晶体管(transfertransistor)、重设晶体管(resettransistor)、源极随耦晶体管(sourcefollowertransistor)与行选择晶体管(rowselecttransistor)的组合和/或其他合适的晶体管。为简化说明，图2未绘示出在元件层208中的晶体管和其他元件(例如接触栓、介层窗、导线等)的详细结构。

依据一些实施例，元件层208亦可包含层间介电(inter-layerdielectric；ild)层(图未绘示)和位于层间介电层上方的金属间介电(inter-metaldielectric；imd)层(图未绘示)。层间介电层(图未绘示)可包含磷硅玻璃(phosphosilicateglass；psg)、硼硅玻璃(borosilicateglass；bsg)、掺硼的磷硅玻璃(boron-dopedphosphosilicateglass；bpsg)、四乙氧基硅烷(tetraethyl-orthosilicate；teos)氧化物等材料或相似者。此外，层间介电层(图未绘示)可包含接触栓，用以电性连接在元件层208中的晶体管。金属间介电层(图未绘示)可包含介层窗和导线；每一介层窗可电性连接于导线之间，且导线可电性连接至元件层208中的晶体管，以传输电压信号。

此外，在一些实施例中，承载基材210可接合至元件层208。在一些实施例中，承载基材210可通过分子力(molecularforce)接合制程接合至元件层208，例如直接接合(directbonding)制程、光学熔融接合(opticalfusionbonding)制程或其他习知的合适接合制程。

深沟渠隔离(deeptrenchisolation；dti)212可设置在半导体基材202的隔离区202i中，以避免入射光穿透隔离区202i。深沟渠隔离212包含隔离材料，例如氧化铪、氧化钽、氧化锆、氧化钛、氧化铝、高介电常数材料、上述组合和/或其他合适的材料。如图2所示，深沟渠隔离212从半导体基材202的背侧表面202b延伸。深沟渠隔离212的顶部表面可在半导体基材202的背侧表面202b的上方或与半导体基材202的背侧表面202b共平面。深沟渠隔离212可包含厚度tdti(即从半导体基材202的背侧表面202b至深沟渠隔离212的底部表面)和宽度wdti，且厚度tdti与宽度wdti的比值可等于或大于5，以提供良好的隔离效果。在一些实施例中，厚度tdti与宽度wdti的比值为约5至约15。在一些实施例中，宽度wdti为约0.1微米至约0.5微米，且厚度tdti为约1.5微米至约4微米。

在一些实施例中，深沟渠隔离212包含多层。举例而言，如图2所绘示，不同隔离材料的第一层212a和第二层212b可依序设置在半导体基材202的背侧表面202b的上方。第一层212a可以是薄膜，其设置为与在半导体基材202的隔离区202i中的沟渠和半导体基材202的背侧表面202b共形。第二层212b设置在第一层212a的上方且填充沟渠。第一层212a包含例如氧化铪、氧化钽、氧化锆、氧化钛、氧化铝、上述组合和/或相似的高介电常数材料。第二层212b可包含例如氧化硅、氮化硅、氮氧化硅、碳化硅、上述组合和/或相似的介电材料。

金属格栅(metalgrid)214设置在半导体基材202的背侧表面202b的上方。如图2所示，金属格栅214形成在半导体基材202的隔离区202i中且在深沟渠隔离212上。特别地，在一些实施例中，金属格栅214与深沟渠隔离212对准。在一些实施例中，金属格栅214覆盖深沟渠隔离212。金属格栅214可包含例如铝、铜、钨、钽、钛、上述组合和/或相似的金属材料。金属格栅214的每一部分可具有矩形、梯形、倒梯形、三角形的剖面形状或其他合适的形状。在一些实施例中，金属格栅214的厚度t214为约10纳米至约0.1微米。

介电层216设置在金属格栅214和半导体基材202的背侧表面202b的上方。介电层216可包含氧化硅、氮化硅、氮氧化硅、低介电常数材料、旋涂玻璃(spinonglass；sog)和/或其他合适的介电材料。介电层216的厚度t216等于或大于金属格栅214的厚度t214。在一些实施例中，介电层216可具有多个介电层。

彩色滤光层218是设置在介电层216的上方。彩色滤光层218可使特定波长带中的光成分通过并阻挡多余的光成分。彩色滤光层218的通过波长带可以是红光波长带、绿光波长带、蓝光波长带或上述组合，但不限于此。红外光可通过彩色滤光层218且在半导体基材202中被吸收。彩色滤光层218可包含例如颜料基(pigment-based)聚合物、染料基(dye-based)聚合物、树脂或其他合适的材料。

微透镜层220是设置在彩色滤光层218的上方。微透镜层220在像素区域200r、200g、200b中分别具有凸面形状，以提升光接收效率。微透镜层220可由玻璃、丙烯酸(acrylic)聚合物或其他具有高透光率的合适材料形成。

图3a至图3j为依据本揭露的一些实施例的形成影像感测装置的各种中间阶段的剖面示意图。如图3a所示，提供半导体基材302，其可由例如硅的半导体材料形成。在一些示范实例中，半导体基材302包含掺杂或未掺杂的块状硅(例如p型、n型或其组合)。其他合适的材料亦可用于形成影像感测装置。举例而言，半导体基材302可由例如锗、石英、蓝宝石、玻璃和/或其他合适的材料形成。或者，可形成半导体基材302为绝缘物上半导体基材的主动层。

此外，如图3a所示，半导体基材302包含用以感测入射光的光感测区302p和用以隔离光感测区302p之间的串扰的隔离区302i。浅沟渠隔离306在半导体基材302的隔离区302i中形成。详细而言，对半导体基材302的前侧表面302f进行蚀刻制程，以形成浅沟渠304a，且接着进行沉积制程，填充隔离材料至浅沟渠304a中，以形成浅沟渠隔离306。在形成浅沟渠304a的蚀刻制程中，图案化光阻(图未绘示)用为覆盖半导体基材302的光感测区302p的遮罩，以在半导体基材302的隔离区302i中形成浅沟渠304a。形成浅沟渠304a的蚀刻制程可以是例如反应式离子蚀刻(reactiveionetching；rie)制程、等离子蚀刻(plasmaetching)制程、干式蚀刻制程、湿式蚀刻制程和/或其他合适的蚀刻制程。图案化光阻(图未绘示)在形成浅沟渠304a的蚀刻制程后被剥除。接着，在浅沟渠304a中填充隔离材料，以在半导体基材302的隔离区302i中形成浅沟渠隔离306。用于形成浅沟渠隔离306的隔离材料可以是例如氧化硅、二氧化硅、掺碳的二氧化硅、掺镍的二氧化硅、掺锗的二氧化硅、掺磷的二氧化硅、可流动氧化物、上述组合和/或其他合适的材料。在一些实施例中，可通过利用例如化学气相沉积(chemicalvapordeposition；cvd)制程、选择性区域化学气相沉积(selectiveareacvd；sacvd)制程、高密度等离子化学气相沉积(highdensityplasmacvd；hdpcvd)制程、高深宽比制程(highaspectratioprocess；harp)、旋转涂布(spin-oncoating)制程、溅镀(sputtering)制程、上述组合和/或其他合适的制程来填充隔离材料。在一些实施例中，可进行化学机械研磨(chemicalmechanicalpolishing；cmp)制程以平坦化浅沟渠隔离306，使得浅沟渠隔离306的顶部表面与半导体基材302的前侧表面302f共平面。

接着，如图3b所示，对半导体基材302进行蚀刻制程，以分别在半导体基材302的光感测区302p中形成凹陷308。在形成凹陷308的蚀刻制程中，图案化光阻(图未绘示)用为覆盖半导体基材302的隔离区302i的遮罩，以分别在半导体基材302的光感测区302p中形成凹陷308。形成凹陷308的蚀刻制程可以是非等向性(anisotropic)蚀刻制程和/或等向性(isotropic)蚀刻制程，例如反应式离子蚀刻制程、等离子蚀刻(plasmaetching)制程、干式蚀刻制程、湿式蚀刻制程和/或其他合适的蚀刻制程。图案化光阻(图未绘示)在形成凹陷308的蚀刻制程后被剥除。每一凹陷308的深度d308和宽度w308分别为约100纳米至约8微米和为约0.9微米至约3微米。在一些实施例中，每一凹陷308的深度d308为约1.5微米至约3微米。在一些实施例中，凹陷308可具有不同的深度d308和/或宽度w308。

然后，如图3c所示，进行沉积制程以填充半导体材料至凹陷308中，以分别在半导体基材302的光感测区302p中形成辐射感测元件310a。用以形成辐射感测元件310a的半导体材料的带隙能量小于1.77电子伏特。在一些实施例中，用以形成辐射感测元件310a的半导体材料的带隙能量小于1.1电子伏特。辐射感测元件310a可由锗、硅锗、砷化镓、磷化铟、锑化镓、碲化镉、砷化铟、锑化铟、上述组合和/或其他合适的材料形成。在一些实施例中，可利用例如高密度等离子化学气相沉积制程、高深宽比制程、化学气相沉积制程、等离子辅助化学气相沉积(plasmaenhancedcvd；pecvd)制程、选择性区域化学气相沉积制程、旋转涂布制程、溅镀制程、上述组合和/或其他合适的制程来填充半导体材料。在一些实施例中，可再进行化学机械研磨制程以平坦化辐射感测元件310a，使得每一辐射感测元件310a的顶部表面与半导体基材302的前侧表面302f共平面，且因此辐射感测元件310a的厚度t310a和宽度w310a分别对应至至凹陷308的深度d308和宽度w308。

在半导体基材302是由硅形成且辐射感测元件310a是由锗形成的实施例中，可采用退火制程以在半导体基材302与辐射感测元件310a之间的介面形成硅锗键结。如此一来，在硅的半导体基材302上形成应变硅锗异质磊晶层，且因此转换锗的间接带隙至硅锗的直接带隙，达成低带隙能量和较佳的红外线辐射吸收能力。在一些实施例中，退火制程可以是温度为约摄氏500度至约摄氏600度的高温原位退火制程，以减少半导体基材302与辐射感测元件310a之间的穿透差排，且退火制程的持续时间可为约10小时或小于10小时。

在辐射感测元件310a的材料为硅锗的实施例中，辐射感测元件310a可通过等离子辅助化学气相沉积制程形成。在辐射感测元件310a，硅与锗的比例(即si1-xgex的锗分数x)可通过调整用以形成硅锗的氢化硅(sih4)与氢化锗(geh4)的量来控制。

接着，如图3d所示，每一辐射感测元件310a的一部分是通过离子布植制程所布植以形成钉扎元件310b。在示范实例中，每一钉扎元件310b为p型钉扎光二极管，其可由例如硼、铝、镓、上述组合或相似的p型掺杂物形成。钉扎元件310b用为辐射感测元件310a与将于后续步骤形成的元件层312之间的介面隔离。

接着，如图3e所示，在半导体基材302的前侧表面302f、浅沟渠隔离306、辐射感测元件310a和钉扎元件310b的上方形成元件层312。元件层312可被形成包含有各种与辐射感测元件310a电性连接的晶体管，以收集由入射光和/或入射辐射(例如可见光和/或红外线辐射)通过至半导体基材302的光感测区302p所产生的电子，且将收集的电子转换为电压信号。举例而言，元件层312中的晶体管可包含转移晶体管、重设晶体管、源极随耦晶体管与行选择晶体管的组合和/或其他合适的晶体管。为简化说明，图3e至图3j未示出在元件层312中的晶体管和其他元件的详细结构。

依据一些实施例，元件层312亦可被形成包含有层间介电层(图未绘示)和在层间介电层上方的金属间介电层(图未绘示)。层间介电层(图未绘示)可由磷硅玻璃、硼硅玻璃、掺硼的磷硅玻璃、四乙氧基硅烷氧化物或相似者形成。此外，在层间介电层(图未绘示)中可形成接触栓以电性连接在元件层312中的晶体管。金属间介电层(图未绘示)可包含介层窗和导线；每一介层窗可电性连接于导线之间，且导线可电性连接至元件层312中的晶体管，以传输电压信号。

然后，依据一些实施例，如图3f所示，通过接合制程将承载基材314接合至元件层312。在一些实施例中，接合制程可包含分子力接合制程，例如直接接合制程和光学熔融接合制程。在其他实施例中，接合制程可包含其他习知的合适接合制程。

然后，如图3g所示，在半导体基材302的背侧表面302b上进行薄化制程，以减少半导体基材302的厚度。半导体基材302的厚度t302(即薄化后的半导体基材302的前侧表面302f与新的背侧表面302b′之间的距离)等于或大于每一辐射感测元件310a的厚度t310a。在一些实施例中，半导体基材302的厚度t302为约1.5微米至约8微米。在一些实施例中，半导体基材302的厚度t302为约6微米。半导体基材302的薄化制程可包含蚀刻制程、化学机械研磨制程和/或其他合适的制程。

然后，如图3h所示，在半导体基材302的隔离区302i中形成深沟渠隔离316，以避免入射光穿透隔离区302i。详细而言，可在半导体基材302的背侧表面302b′上进行蚀刻制程，以形成深沟渠304b，且接着进行沉积制程，在深沟渠304b中填充隔离材料，以形成深沟渠隔离316。在形成深沟渠304b的蚀刻制程中，图案化光阻(图未绘示)用为覆盖半导体基材302的光感测区302p的遮罩，以在半导体基材302的隔离区302i中形成深沟渠304b。形成深沟渠304b的蚀刻制程可以是例如反应式离子蚀刻制程、等离子蚀刻制程、干式蚀刻制程、湿式蚀刻制程和/或其他合适的蚀刻制程。深沟渠304b是被形成具有深度d304b和宽度w304b，且深度d304b与宽度w304b的比值可等于或大于5，以提供良好的隔离效果。在一些实施例中，深度d304b与宽度w304b的比值为约5至约15。在一些实施例中，宽度w304b为约0.1微米至约0.5微米，且深度d304b为约1.5微米至约4微米。图案化光阻(图未绘示)在形成深沟渠304b的蚀刻制程后被剥除。

接着，填充隔离材料至深沟渠304b中，以在半导体基材302的隔离区302i中形成深沟渠隔离316。用以形成深沟渠隔离316的隔离材料可以是例如氧化铪、氧化钽、氧化锆、氧化钛、氧化铝、高介电常数材料、上述组合和/或其他合适的材料。在一些实施例中，通过例如高密度等离子化学气相沉积制程、高深宽比制程、化学气相沉积制程、选择性区域化学气相沉积制程、旋转涂布制程、溅镀制程、上述组合和/或其他合适的制程来填充隔离材料。在一些实施例中，可进行化学机械研磨制程，以平坦化深沟渠隔离316的顶部表面。深沟渠隔离316的顶部表面可在半导体基材302的背侧表面302b′的上方或与半导体基材302的背侧表面302b′共平面。

在一些实施例中，深沟渠隔离316是被形成包含有多层。举例而言，如图3h所绘示，在半导体基材302的背侧表面302b′的上方依序形成不同隔离材料的第一层316a和第二层316b。第一层316a可是被形成是与深沟渠304b和半导体基材302的背侧表面302b′共形的薄膜。第二层316b在第一层316a的上方形成且填充深沟渠304b。第一层316a可由例如氧化铪、氧化钽、氧化锆、氧化钛、氧化铝、上述组合和/或相似的高介电常数材料形成。第二层316b可由例如氧化硅、氮化硅、氮氧化硅、碳化硅、上述组合和/或相似者形成。每一第一层316a和第二层316b可通过利用例如高密度等离子化学气相沉积制程、高深宽比制程、化学气相沉积制程、选择性区域化学气相沉积制程、旋转涂布制程、溅镀制程、上述组合，和/或其他合适的制程来形成。

接着，如图3i所示，在半导体基材302的背侧表面302b′的上方形成金属格栅318，且接着在金属格栅318和半导体基材302的背侧表面302b′的上方形成介电层320。

详细而言，如图3i所示，在半导体基材302的隔离区302i中和在深沟渠隔离316上形成金属格栅318。具体而言，在一些实施例中，金属格栅318与深沟渠隔离316对准。在一些实施例中，金属格栅318是被形成覆盖深沟渠隔离316。金属格栅318可由例如铝、铜、钨、钽、钛、上述组合和/或类似的金属材料形成。金属格栅318通过进行沉积制程和图案化制程来形成。沉积制程可包含物理气相沉积(physicalvapordeposition；pvd)制程、化学气相沉积制程、低压化学气相沉积(lowpressurecvd；lpcvd)制程、等离子辅助化学气相沉积制程、高密度等离子化学气相沉积制程、原子层沉积(atomiclayerdeposition；ald)制程、旋转涂布制程、电镀制程、溅镀制程和/或其他合适的制程。图案化制程可包含微影制程和蚀刻制程，例如反应式离子蚀刻或其他合适的制程。金属格栅318的每一部分可具有矩形、梯形、倒梯形、三角形的剖面形状或其他合适的形状。金属格栅318是被形成具有为约10纳米至约0.1微米的厚度t318。

介电层320被形成覆盖金属格栅318。介电层320可由氧化硅、氮化硅、氮氧化硅、低介电常数材料、旋涂玻璃和/或其他合适的介电材料形成。介电层320可通过例如物理气相沉积制程、化学气相沉积制程、低压化学气相沉积制程、等离子辅助化学气相沉积制程、高密度等离子化学气相沉积制程、原子层沉积制程、旋转涂布制程、溅镀制程和/或其他合适的沉积制程来形成。可在介电层320上再进行化学机械研磨制程，例如化学机械研磨制程，以平坦化介电层320。介电层320是被形成具有等于或大于金属格栅318的厚度t318的厚度t320。在一些实施例中，介电层320可被形成具有多层介电层。

之后，如图3j所示，在介电层320的上方形成彩色滤光层322，且在彩色滤光层322的上方形成微透镜层324。彩色滤光层322是被形成已让特定波长带中的光成分通过并阻挡多余的光成分。彩色滤光层322的通过波长带可以是红光波长带、绿光波长带、蓝光波长带或上述组合，但不限于此。红外光可通过彩色滤光层322且在半导体基材302中被吸收。彩色滤光层322可由例如颜料基聚合物、染料基聚合物、树脂或其他合适的材料形成，且可通过涂布制程或其他合适的制程形成。微透镜层324是被形成在其光吸收侧具有凸面形状，以提升光接收效率。微透镜层324可由玻璃、丙烯酸聚合物或其他具有高透光率的合适材料形成，且可通过旋转涂布制程、化学气相沉积制程、物理气相沉积制程和/或其他合适的制程形成。

依据一些实施例，影像感测装置包含半导体基材、辐射感测元件、元件层和沟渠隔离。半导体基材具有前侧表面和与前侧表面相对的背侧表面。辐射感测元件设置于半导体基材的光感测区中且从半导体基材的前侧表面延伸出，此辐射感测元件包含半导体材料，此半导体材料具有小于1.77电子伏特的带隙能量。元件层位于半导体基材的前侧表面及辐射感测元件的上方。沟渠隔离设置于半导体基材的隔离区中且从半导体基材的背侧表面延伸出。

在一些实施例中，半导体材料为锗或硅锗。

在一些实施例中，半导体材料为砷化镓、磷化铟、锑化镓、碲化镉、砷化铟或锑化铟。

在一些实施例中，半导体基材包含硅。

在一些实施例中，半导体基材的厚度实质为1.5微米至8微米。

在一些实施例中，辐射感测元件的厚度实质大于100纳米。

在一些实施例中，影像感测装置还包含金属格栅和介电层。金属格栅位于半导体基材的背侧表面及沟渠隔离的上方。介电层位于位于半导体基材的背侧表面及金属格栅的上方。

在一些实施例中，沟渠隔离的宽度实质为0.1微米至0.5微米。

在一些实施例中，影像感测装置还包含承载基材，此承载基材位于元件层的上方。

依据一些实施例，形成影像感测装置的方法包含下列步骤。提供半导体基材，此半导体基材具有前侧表面和与前侧表面相对的背侧表面。蚀刻半导体基材的光感测区，以形成凹陷。沉积半导体材料于半导体基材上并填充凹陷，以形成辐射感测元件，此半导体材料具有小于1.77电子伏特的带隙能量。形成元件层于半导体基材的前侧表面及辐射感测元件的上方。形成沟渠隔离于半导体基材的隔离区中，此沟渠隔离从半导体基材的背侧表面延伸出。

在一些实施例中，半导体材料由锗或硅锗形成。

在一些实施例中，半导体材料由砷化镓、磷化铟、锑化镓、碲化镉、砷化铟或锑化铟形成。

在一些实施例中，半导体基材由硅形成。

在一些实施例中，半导体材料通过进行物理气相沉积制程、原子层沉积制程或等离子辅助化学气相沉积制程沉积在半导体基材上。

在一些实施例中，方法还包含薄化半导体基材，直到半导体基材的厚度达到1.5微米至8微米。

在一些实施例中，辐射感测元件形成为具有实质大于100纳米的厚度。

在一些实施例中，方法还包含对半导体材料进行化学机械研磨制程以去除半导体材料的位于半导体基材上方的部分。

在一些实施例中，方法还包含形成承载基材于元件层上。

依据一些实施例，形成影像感测装置的方法包含下列步骤。提供半导体基材，此半导体基材具有前侧表面和与前侧表面相对的背侧表面。蚀刻半导体基材的光感测区，以形成凹陷。沉积锗材料于半导体基材上并填充凹陷，以形成辐射感测元件。对辐射感测元件进行退火制程。形成元件层于半导体基材的前侧表面及辐射感测元件的上方。形成沟渠隔离于半导体基材的隔离区中，此沟渠隔离从半导体基材的背侧表面延伸出。

前述说明摘要数个实施例的特征，使得熟悉此技艺者可以更了解本揭露的态样。熟悉此技艺者应知其可以轻易地利用本揭露作为基础，以进行设计或修改其他制程及结构，用以达成相同目的，和/或达成与在此提出实施例的相同态样。熟悉此技艺者也应可理解，这些等效的结构并不脱离本揭露的精神与范围，而且在不脱离本揭露的精神与范围下，可以做各种变更，替代及润饰。