本发明涉及半导体器件技术领域,尤其涉及一种薄膜晶体管阵列基板及其制备方法。
背景技术：
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(liquidcrystaldisplay，lcd)及有机电致发光显示装置(organiclightemittingdisplay，oled)。薄膜晶体管(thinfilmtransistor，tft)阵列基板是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上。
薄膜晶体管阵列基板包括阵列设置排布在衬底基板上的薄膜晶体管。传统的技术中，如图1所示，薄膜晶体管包括形成于玻璃基板1上的栅电极2、覆设于所述栅电极2上的栅极绝缘层3、形成于所述栅极绝缘层3上的有源层4以及形成于所述有源层4上的源电极5和漏电极6。其中，所述源电极5和漏电极6相互间隔，所述有源层4对应于所述栅电极2的区域为沟道区4a。如图1的薄膜晶体管结构中，所述有源层4暴露于栅极绝缘层3，所述有源层4的沟道区4a容易受到后续工序的影响，特别是使用氧化物半导体材料的有源层。例如，在制备形成有源层4之后，在进行形成源电极5和漏电极6的光罩(mask)工艺时，有源层4的沟道区表面的容易被刻蚀液损伤，从而造成薄膜晶体管的电学特性(例如信赖性和阈值电压的稳定性)发生劣化。
技术实现要素：
有鉴于此，本发明提供了一种薄膜晶体管阵列基板及其制备方法，其可以有效地保护薄膜晶体管的沟道区，提升薄膜晶体管的电学特性的稳定性。
为了实现上述目的，本发明采用了如下的技术方案：
一种薄膜晶体管阵列基板的制备方法，其包括步骤：
s10、提供衬底基板，在所述衬底基板上制备形成薄膜晶体管，包括：
s101、在所述衬底基板上制备形成图形化的数据线和源电极，所述数据线和源电极相互连接，所述源电极呈环状结构；
s102、在所述衬底基板上形成覆盖所述数据线和源电极的第一绝缘层；
s103、在所述第一绝缘层上刻蚀形成环状凹槽，所述源电极从所述环状凹槽暴露出；
s104、在所述环状凹槽中制备形成连接至所述源电极的半导体有源层；
s105、在所述第一绝缘层的位于所述环状凹槽所环绕的区域刻蚀形成凹孔；
s106、在所述第一绝缘层上制备形成图形化的栅极线、栅电极和漏电极，所述栅电极与所述栅极线连接，所述栅电极形成在所述凹孔中并与所述半导体有源层相对设置，所述漏电极连接在所述半导体有源层上；
s20、在所述薄膜晶体管上制备形成第二绝缘层，在所述第二绝缘层中刻蚀形成暴露出所述漏电极的像素过孔；
s30、在所述第二绝缘层上制备形成图形化的像素电极，所述像素电极通过所述像素过孔连接到所述漏电极。
其中，在步骤s105中，在所述第一绝缘层上还刻蚀形成栅极凹槽，所述栅极凹槽环绕于所述环状凹槽的外侧；在步骤s106中，在所述第一绝缘层上还制备形成图形化的副栅电极，所述副栅电极形成在所述栅极凹槽中并与所述半导体有源层相对设置；在步骤s20中，在所述第二绝缘层中还刻蚀形成暴露出所述副栅电极的栅极过孔；在步骤s30中，在所述第二绝缘层上还制备形成图形化的副栅极线，所述副栅极线通过所述栅极过孔连接到所述副栅电极。
其中，在步骤s10中，参照步骤s101至步骤s106，在所述衬底基板上制备形成结构相同的第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管相互间隔排列，所述第一薄膜晶体管的源电极连接到所述数据线，所述第二薄膜晶体管和第三薄膜晶体管的源电极相互连接；在步骤s20中，在所述第二绝缘层中对应于所述第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管的漏电极分别刻蚀形成第一像素过孔、第二像素过孔和第三像素过孔；在步骤s30中，在所述第二绝缘层上制备形成图形化的主像素电极、次像素电极和连接走线，所述主像素电极通过所述第一像素过孔连接到所述第一薄膜晶体管的漏电极，所述次像素电极通过所述第三像素过孔连接到所述第三薄膜晶体管的漏电极，所述连接走线通过所述第一像素过孔和所述第二像素过孔将所述第一薄膜晶体管和第二薄膜晶体管的漏电极相互连接。
本发明还提供了一种薄膜晶体管阵列基板，其包括由数据线和栅极线交叉限定的像素单元，所述像素单元中设置有薄膜晶体管和像素电极，其中，所述薄膜晶体管包括：
形成在衬底基板上的源电极，所述源电极呈环状结构；所述数据线与所述源电极位于同一层结构中并相互连接；
覆设于所述源电极上的第一绝缘层，所述第一绝缘层中设置有环状凹槽和凹孔，所述环状凹槽位于所述源电极上并暴露出所述源电极，所述凹孔位于所述环状凹槽所环绕的区域中；
形成在所述环状凹槽中并连接至所述源电极的半导体有源层；
形成在所述凹孔中并与所述半导体有源层相对设置的栅电极；
形成在所述第一绝缘层上的漏电极，所述漏电极连接至所述半导体有源层；所述栅极线形成在所述第一绝缘层上并连接至所述栅电极；
所述薄膜晶体管上覆设有第二绝缘层，所述第二绝缘层中设置有像素过孔，所述像素电极形成在所述第二绝缘层上并通过所述像素过孔连接到所述漏电极。
其中，所述源电极呈具有缺口部的圆环状结构，所述半导体有源层和所述漏电极的形状与所述源电极的形状相同，所述源电极、所述半导体有源层和所述漏电极依次叠层连接。
其中，所述凹孔为圆形通孔，所述栅电极为圆柱状结构，所述半导体有源层和所述栅电极呈同轴设置。
其中，所述像素单元中设置有间隔排列三个所述薄膜晶体管以及主像素电极和次像素电极，三个所述薄膜晶体管分别为第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；所述第一薄膜晶体管的源电极连接到所述数据线，所述第二薄膜晶体管和第三薄膜晶体管的源电极相互连接，所述第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管的栅电极分别连接至所述栅极线；所述主像素电极连接至所述第一薄膜晶体管的漏电极，所述次像素电极连接至所述第三薄膜晶体管的漏电极，所述第一薄膜晶体管和所述第二薄膜晶体管的漏电极相互连接。
其中，所述薄膜晶体管还包括副栅电极，所述阵列基板还包括副栅极线；所述第一绝缘层中还设置有栅极凹槽，所述栅极凹槽环绕于所述环状凹槽的外侧，所述副栅电极形成在所述栅极凹槽并与所述半导体有源层相对设置；所述第二绝缘层中还设置有栅极过孔，所述副栅极线形成在所述第二绝缘层上并通过所述栅极过孔连接到所述副栅电极。
其中，所述栅极凹槽具有与所述环状凹槽相同的形状并环绕于所述环状凹槽的外侧。
其中，所述像素单元中设置有间隔排列三个所述薄膜晶体管以及主像素电极和次像素电极，三个所述薄膜晶体管分别为第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；所述第一薄膜晶体管的源电极连接到所述数据线，所述第二薄膜晶体管和第三薄膜晶体管的源电极相互连接，所述第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管的栅电极分别连接至所述栅极线，所述第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管的副栅电极分别连接至所述副栅极线；所述主像素电极连接至所述第一薄膜晶体管的漏电极，所述次像素电极连接至所述第三薄膜晶体管的漏电极，所述第一薄膜晶体管和所述第二薄膜晶体管的漏电极相互连接。
本发明其中一个实施例提供的薄膜晶体管阵列基板及其制备方法，其中的半导体有源层嵌入到绝缘层中，半导体有源层环绕设置在栅电极的四周形成环状垂直结构的沟道区，沟道区的表面被绝缘层覆盖保护，由此可以有效地避免在形成半导体有源层之后的后续工艺对沟道区造成的不良影响，提升薄膜晶体管的电学特性的稳定性。
在另一个实施例中，阵列基板上的薄膜晶体管还设置有副栅电极，通过副栅电极可以修正薄膜晶体管长期工作后产生的阈值电压漂移的问题。
在另一个实施例中，阵列基板上的像素单元包括依次串联的三个薄膜晶体管，其中第一个薄膜晶体管连接有主像素电极，第三个薄膜晶体管连接有次像素电极，形成多畴的像素结构，利用依次串联的三个具有环形垂直沟道区薄膜晶体管，在主像素电极和次像素电极获得不同的像素电位，改善了显示产品的大视角色偏问题。
附图说明
图1是现有的一种薄膜晶体管的剖面结构示意图；
图2是本发明实施例1提供的薄膜晶体管阵列基板的平面结构示意图；
图3是如图2中沿x-x线的剖面结构示意图；
图4a-图4k是本发明实施例1的薄膜晶体管阵列的制备方法中，各个步骤得到的器件结构的示例性图示；
图5是本发明实施例2提供的薄膜晶体管阵列基板的平面结构示意图；
图6是如图5中沿x-x线的剖面结构示意图；
图7a-图7f是本发明实施例2的薄膜晶体管阵列的制备方法中，各个步骤得到的器件结构的示例性图示；
图8是本发明实施例3提供的薄膜晶体管阵列基板的平面结构示意图；
图9是本发明实施例3中的源电极的结构示意图；
图10是本发明实施例3中的半导体有源层的结构示意图；
图11是本发明实施例3中的漏电极的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
本实施例首先提供了一种薄膜晶体管阵列基板，参阅图2和图3，其中，图2是所述薄膜晶体管阵列基板的平面结构示意图，图3是图2中沿x-x线的剖面图，并且图2中未示出阵列基板中的绝缘层。如图2和图3所示，所述薄膜晶体管阵列基板包括由数据线40和栅极线50交叉限定的像素单元10a，所述像素单元10a中设置有薄膜晶体管20和像素电极30，所述薄膜晶体管20和所述像素电极30相互电性连接。
其中，所述薄膜晶体管20包括形成在衬底基板10上的源电极21、第一绝缘层22、半导体有源层23、栅电极24和漏电极25。具体地，所述源电极21形成在所述衬底基板10上，所述源电极21呈环状结构，所述数据线40与所述源电极21位于同一层结构中并相互连接。所述第一绝缘层22形成在所述衬底基板10上并覆盖所述源电极21和所述数据线40，所述第一绝缘层22中设置有环状凹槽221和凹孔222，所述环状凹槽221位于所述源电极21上并暴露出所述源电极21，所述凹孔222位于所述环状凹槽221所环绕的区域中。所述半导体有源层23形成在所述环状凹槽221中并连接至所述源电极21。所述栅电极24形成在所述凹孔222中并与所述半导体有源层23相对设置。所述漏电极25形成在所述第一绝缘层22上并连接至所述半导体有源层23。所述栅极线50形成在所述第一绝缘层22上并连接至所述栅电极24。
其中，所述薄膜晶体管20上覆设有第二绝缘层26，所述第二绝缘层26中设置有像素过孔261，所述像素电极30形成在所述第二绝缘层26上并通过所述像素过孔261连接到所述漏电极25。
如上所述的薄膜晶体管薄膜晶体管，其中半导体有源层23形成在所述环状凹槽221中，即所述半导体有源层23嵌入到所述第一绝缘层22中，所述半导体有源层23环绕设置在所述栅电极24的四周形成环状垂直结构的沟道区，沟道区的表面被所述第一绝缘层22覆盖保护，由此可以有效地避免在形成半导体有源层23之后的后续工艺对沟道区造成的不良影响，提升薄膜晶体管的电学特性的稳定性。
本实施例中，如图2和图3所示，所述源电极21呈具有缺口部21a的圆环状结构，所述半导体有源层23和所述漏电极25的形状与所述源电极21的形状相同，所述源电极21、所述半导体有源层23和所述漏电极25依次叠层连接，所述半导体有源层23呈圆环状结构环绕在所述栅电极24的四周，由此形成环状垂直结构的沟道区。其中，所述栅极线50从所述缺口部21a的正上方延伸连接至所述栅电极24。
进一步地，本实施例中，如图3所示，所述凹孔222为圆形通孔(贯穿所述第一绝缘层22的相对两个表面)，所述栅电极24为圆柱状结构，所述半导体有源层23和所述栅电极24呈同轴设置。
其中，所述半导体有源层23的材料选择为氧化物半导体材料，所述氧化物半导体材料还可以是选择为gainzno、zno、inzno、znsno、或zrinzno，优选使用gainzno。需要说明的是，在另外的一些实施例中，所述半导体有源层11的材料也可以选择使用本领域中其他常用的半导体材料，例如非晶硅或多晶硅等。
其中，所述数据线40、栅极线50、源电极21和漏电极25以及栅电极24的材料可以选择为钼(mo)或钛(ti)或两者的结合。所述第一绝缘层22和所述第二绝缘层26的材料可以选择为siox或sinx或两者的组合。所述像素电极30的材料选择为ito。
本实施例还提供了如上所述的薄膜晶体管阵列基板的制备方法，下面参阅图4a-图4i、并结合图2和图3介绍所述制备方法的工艺过程。本实施例提供的薄膜晶体管阵列基板的制备方法包括步骤：
s10、提供衬底基板10，在所述衬底基板10上制备形成薄膜晶体管20。该步骤包括：
s101、如图4a和图4b所示，应用第一道光罩工艺(构图工艺)，在所述衬底基板10上制备形成图形化的数据线40和源电极21，所述数据线40和源电极21相互连接，所述源电极21呈环状结构。其中，图4b是图4a的平面结构示意图，图4a是如图4b中沿x-x线的剖面示意图。
s102、如图4c所示，在所述衬底基板10上沉积形成覆盖所述数据线40和源电极21的第一绝缘层22。
s103、如图4c所示，应用第二道光罩工艺，在所述第一绝缘层22上刻蚀形成环状凹槽221，所述环状凹槽221的形状与所述源电极21的形状相对应，所述源电极21从所述环状凹槽221暴露出。
s104、如图4d和图4e所示，在所述环状凹槽221中制备形成连接至所述源电极21的半导体有源层23。其中，图4e是图4d的平面结构示意图，图4d是如图4e中沿x-x线的剖面示意图。
具体地，在所述环状凹槽221中沉积半导体材料，形成半导体有源层23。可以是在所述第一绝缘层22上设置仅暴露出所述环状凹槽221的光刻胶掩膜版，例如是保留步骤s103的第二道光罩工艺时刻蚀形成所述环状凹槽221后的光刻胶掩膜版，然后沉积半导体材料，最后再剥离光刻胶掩膜版，获得形成在所述环状凹槽221中的半导体有源层23。
s105、如图4f所示，应用第三道光罩工艺，在所述第一绝缘层22的位于所述环状凹槽221所环绕的区域刻蚀形成凹孔222。本实施例中，所述凹孔222是贯穿所述第一绝缘层22的相对两个表面的通孔。
s106、如图4g和图4h所示，在所述第一绝缘层22上制备形成图形化的栅极线50、栅电极24和漏电极25，所述栅电极24与所述栅极线50连接，所述栅电极24形成在所述凹孔222中并与所述半导体有源层23相对设置，所述漏电极25连接在所述半导体有源层23上。其中，图4h是图4g的平面结构示意图，图4g是如图4h中沿x-x线的剖面示意图。
具体地，通常是将步骤s105和步骤s106结合到同一道光罩工艺中。在第三道光罩工艺中，在所述第一绝缘层22上形成光刻胶掩膜版，所述光刻胶掩膜版采用半灰阶曝光方法，显影后形成完全暴露区(对应所述凹孔222的区域)、第一厚度区(对应需要形成栅电极24和漏电极25的区域)和第二厚度区。其中，所述第一厚度区的厚度小于所述第二厚度区的厚度。
首先在光刻胶掩膜版的完全暴露区对所述第一绝缘层22进行刻蚀形成所述凹孔222，然后对所述光刻胶掩膜版进行灰化处理，以完全去除所述第一厚度区的光刻胶并减薄所述第二厚度区的光刻胶，最后在所述光刻胶掩膜版上沉积电极材料再剥离光刻胶掩膜版，制备获得所述栅极线50、栅电极24和漏电极25，在衬底基板上制备形成薄膜晶体管20。
s20、如图4i所示，首先，在所述第一绝缘层22上制备形成第二绝缘层26，所述第一绝缘层22覆盖所述薄膜晶体管20；然后应用第四道光罩工艺在所述第二绝缘层26中刻蚀形成暴露出所述漏电极25的像素过孔261。
s30、如图4j和图4k所示，在所述第二绝缘层26上制备形成图形化的像素电极30，所述像素电极30通过所述像素过孔261连接到所述漏电极25。其中，图4k是图4j的平面结构示意图，图4j是如图4k中沿x-x线的剖面示意图。
具体地，可以是在所述第二绝缘层26上设置仅暴露出所述像素电极形状光刻胶掩膜版，例如是保留步骤s103的第四道光罩工艺时刻蚀形成所述像素过孔261后的光刻胶掩膜版，然后沉积半导体材料，最后再剥离光刻胶掩膜版，制备获得像素电极30。
如上实施例提供的薄膜晶体管阵列基板的制备方法，由于所述半导体有源层23嵌入到所述绝缘层22中，所述半导体有源层23环绕设置在所述栅电极24的四周形成环状垂直结构的沟道区，沟道区的表面被所述绝缘层22覆盖保护。因此，在制备形成所述半导体有源层23之后，后续工艺(例如制备漏电极25的图形化工艺、制备像素电极30的工艺)对所述半导体有源层23的沟道区的不良影响很小，由此制备得到的阵列基板具有优良的电学特性。
实施例2
随着薄膜晶体管阵列基板是使用时间增加，阵列基板上的薄膜晶体管的阈值电压会发生漂移，造成薄膜晶体管电学特性不佳，为此，本实施例在实施例1的基础上，提供了另外一种薄膜晶体管阵列基板。
参阅图5和图6，本实施例提供的薄膜晶体管阵列基板与实施例1不同的是，本实施例中，所述薄膜晶体管20还包括副栅电极27，所述阵列基板还包括副栅极线60。
具体地，如图5和图6，在实施例1的基础上，所述第一绝缘层22中还设置有栅极凹槽223，所述栅极凹槽223环绕于所述环状凹槽221的外侧，所述副栅电极27形成在所述栅极凹槽223并与所述半导体有源层23相对设置。所述第二绝缘层26中还设置有栅极过孔262，所述副栅极线60形成在所述第二绝缘层26上并通过所述栅极过孔262连接到所述副栅电极27。
进一步地，在本实施例中，所述栅极凹槽223具有与所述环状凹槽221相同的形状并环绕于所述环状凹槽221的外侧，由此，所述副栅电极27也是与所述半导体有源层23和所述栅电极24呈同轴设置。
本实施例提供的薄膜晶体管阵列基板的其余结构与实施例1中的相同，因此不再详细说明。
本实施例提供的阵列基板，所述薄膜晶体管20包括栅电极24和副栅电极27，形成双栅环状垂直结构的薄膜晶体管20。其中，位于环状半导体有源层23内侧的栅电极24用于正常的驱动包括晶体管的开关状态。位于环状半导体有源层23外侧的副栅电极27，通过调整施加在副栅电极27上的电压，可以修正薄膜晶体管长期工作后产生的阈值电压漂移的问题。
参阅图7a至图7f，在本实施例提供的薄膜晶体管阵列基板的制备方法中，在实施例1提供的薄膜晶体管阵列基板的制备方法的基础上，对其中的一些工艺步骤进行改变，具体如下：
在步骤s105中，如图7a所示，在所述第一绝缘层22上还刻蚀形成栅极凹槽223，所述栅极凹槽223环绕于所述环状凹槽221的外侧。
在步骤s106中，如图7b和图7c所示，在所述第一绝缘层22上还制备形成图形化的副栅电极27，所述副栅电极27形成在所述栅极凹槽223中并与所述半导体有源层23相对设置。其中，图7c是图7b的平面结构示意图，图7b是如图7c中沿x-x线的剖面示意图。
在步骤s20中，如图7d所示，在所述第二绝缘层26中还刻蚀形成暴露出所述副栅电极27的栅极过孔262。
在步骤s30中，如图7e和图7f所示，在所述第二绝缘层26上还制备形成图形化的副栅极线60，所述副栅极线60通过所述栅极过孔262连接到所述副栅电极27。其中，图7f是图7e的平面结构示意图，图7e是如图7f中沿x-x线的剖面示意图。
本实施例提供的薄膜晶体管阵列基板的制备方法，其余工艺步骤与实施例1中的相同，因此不再详细说明。
本实施例提供的薄膜晶体管阵列基板及其制备方法，在实施例1的基础上，其中薄膜晶体管还设置有副栅电极，通过副栅电极可以修正薄膜晶体管长期工作后产生的阈值电压漂移的问题。
实施例3
现有技术中的一些薄膜晶体管阵列基板，其中的像素单元中设置有主像素电极和次像素电极，形成多畴的像素结构。在多畴的像素结构中，如何使得主像素电极和次像素电极获得不同的像素电位是需要解决的问题，为此，本实施例在实施例1的基础上，提供了另外一种薄膜晶体管阵列基板。
如图8所示，所述薄膜晶体管阵列基板包括由数据线40和栅极线50交叉限定的像素单元10a，所述像素单元10a中设置有间隔排列三个薄膜晶体管以及主像素电极30a和次像素电极30b，三个所述薄膜晶体管分别为第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c。其中，所述第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c的结构与实施例1中的薄膜晶体管20的结构相同。需要说明的是，本实施例中的第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c的结构也可以是采用实施例2中的薄膜晶体管20的结构，或者至少第一薄膜晶体管20a采用实施例2中的薄膜晶体管20的结构。
其中，如图9所示，所述第一薄膜晶体管20a的源电极21连接到所述数据线40，所述第二薄膜晶体管20b和第三薄膜晶体管20c的源电极21相互连接。
其中，如图10所示，所述第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c的半导体有源层23分别形成在各自的源电极21上。
其中，如图11所示，所述第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c的漏电极25分别形成在各自的半导体有源层23上。所述第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c的栅电极24分别连接至所述栅极线50。
其中，如图8所示，所述主像素电极30a连接至所述第一薄膜晶体管20a的漏电极25，所述次像素电极30b连接至所述第三薄膜晶体管20c的漏电极25，所述第一薄膜晶体管20a和所述第二薄膜晶体管20b的漏电极25通过连接走线70相互连接。
以上实施例提供的薄膜晶体管阵列基板，所述第一薄膜晶体管20a和第二薄膜晶体管20b的漏电极25相互连接，所述第二薄膜晶体管20b和第三薄膜晶体管20c的源电极21相互连接，由此，所述第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c依次串联。所述主像素电极30a连接到所述第一薄膜晶体管20a，所述次像素电极30b连接到所述第三薄膜晶体管20c，形成多畴的像素结构，利用依次串联的三个具有环形垂直沟道区薄膜晶体管，在主像素电极30a和次像素电极30b获得不同的像素电位，改善了显示产品的大视角色偏问题。
参阅图8至图11，在本实施例提供的薄膜晶体管阵列基板的制备方法中，在实施例1提供的薄膜晶体管阵列基板的制备方法的基础上，对其中的一些工艺步骤进行改变，具体如下：
在步骤s10中，参照步骤s101至步骤s106，在所述衬底基板10上制备形成结构相同的第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c，所述第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c相互间隔排列。其中，如图9所示，所述第一薄膜晶体管20a的源电极21连接到所述数据线40，所述第二薄膜晶体管20b和第三薄膜晶体管20c的源电极21相互连接。
在步骤s20中，在所述第二绝缘层中对应于所述第一薄膜晶体管20a、第二薄膜晶体管20b和第三薄膜晶体管20c的漏电极25分别刻蚀形成第一像素过孔、第二像素过孔和第三像素过孔。
在步骤s30中，在所述第二绝缘层上制备形成图形化的主像素电极30a、次像素电极30b和连接走线70，所述主像素电极30a通过所述第一像素过孔连接到所述第一薄膜晶体管20a的漏电极25，所述次像素电极30b通过所述第三像素过孔连接到所述第三薄膜晶体管20c的漏电极25，所述连接走线70通过所述第一像素过孔和所述第二像素过孔将所述第一薄膜晶体管20a和第二薄膜晶体管20b的漏电极25相互连接。
本实施例提供的本实施例提供的薄膜晶体管阵列基板及其制备方法，利用依次串联的三个具有环形垂直沟道区薄膜晶体管，在主像素电极和次像素电极获得不同的像素电位，改善了显示产品的大视角色偏问题。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。