包括可变电阻存储器件的半导体器件的制作方法

本发明构思涉及包括可变电阻存储器件的半导体器件，更具体地，涉及包括可变电阻存储器件和逻辑器件的半导体器件。

背景技术

根据电子工业的快速发展和用户的需求，电子设备已经变得越来越小和越来越轻。因此，已经提出了其中存储器件和逻辑器件集成在单个芯片上的嵌入式半导体器件。已经进行了研究以同时改善这样的嵌入式半导体器件中的存储器件的操作性能和逻辑器件的操作性能。

技术实现要素：

本发明构思的一些实施方式提供具有改善的可靠性和操作性能的半导体器件。

然而，本发明构思不限于此并且可以被不同地扩展而不背离本发明的精神和范围。

根据本发明构思的一些方面，一种半导体器件包括：衬底，其包括存储单元区域和逻辑区域；在存储单元区域上的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的上表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在该上表面上在水平方向上延伸并电连接到逻辑器件；以及垂直位线，其电连接到第一水平位线和第二水平位线并且在垂直于上表面的第一方向上延伸。

根据本发明构思的另外的方面，一种半导体器件包括：衬底，其中存储单元区域和逻辑区域被限定；在衬底上的第一绝缘层；第二绝缘层，其被设置在第一绝缘层与衬底之间并具有与第一绝缘层的介电常数不同的介电常数；在第一绝缘层中的可变电阻存储器件；第一水平位线，其被连接到可变电阻存储器件并在平行于衬底的上表面的方向上延伸；第二水平位线，其在平行于上表面的方向上穿透第二绝缘层的至少一部分；以及垂直位线，其在垂直于上表面的方向上穿透第一绝缘层的至少一部分并被连接到第一水平位线和第二水平位线。

根据本发明构思的另外的方面，一种半导体器件包括：衬底，其中存储单元区域和逻辑区域被限定；在衬底上的第一绝缘层；第二绝缘层，其被设置在第一绝缘层与衬底之间并具有与第一绝缘层的介电常数不同的介电常数；在单元区域上的第一绝缘层中的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的上表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在该上表面上在水平方向上延伸并且在第二绝缘层中；以及垂直位线，其在垂直于该上表面的第一方向上延伸并连接到第一水平位线和第二水平位线，其中可变电阻存储器件顺序地通过第一水平位线、垂直位线和第二水平位线电连接到逻辑器件。

根据本发明构思的另外的方面，一种半导体器件包括位线，该位线电连接分别在衬底的逻辑区域和存储单元区域中的逻辑器件和可变电阻存储器件。位线的一部分沿逻辑区域中的衬底的表面延伸，并且被设置在具有比其中设置可变电阻存储器件的第一绝缘层的介电常数更低的介电常数的第二绝缘层中。

附图说明

从以下结合附图的详细描述，本发明构思的示例实施方式将被更清楚地理解，在附图中：

图1a是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器阵列的电路图；

图1b是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器件的透视图；

图2a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；

图2b是沿图2a的线2a-2a'截取的截面图；

图3a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；

图3b是沿图3a的线3a-3a'截取的截面图；

图4a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；

图4b是沿图4a的线4a-4a'截取的截面图；

图5a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；

图5b是沿图5a的线5a-5a'截取的截面图；

图6a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；

图6b是沿图6a的线6a-6a'截取的截面图；

图7a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；

图7b是沿图7a的线7a-7a'截取的截面图；以及

图8a至图8g是用于说明根据一些示例实施方式的制造包括可变电阻存储器件的半导体器件的方法的截面图。

具体实施方式

在下文中，将参照附图详细描述示例实施方式。附图中相同的附图标记表示相同的元件，因此将省略其描述。

图1a是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器阵列1的电路图。

参照图1a，半导体器件的可变电阻存储器阵列1可以包括布置成矩阵形式的单位单元u。

单位单元u的每个可以包括存取单元c和存储单元m。单位单元u的每个可以电连接到字线wl和位线bl。字线wl可以基本上彼此平行地布置。位线bl可以被二维地布置从而基本上彼此平行并且交叉字线wl。在一些示例实施方式中，存取单元c可以对应于晶体管。当存取单元c对应于晶体管时，源极线sl可以连接到存取单元c的源极。存取单元c根据字线wl的电压控制对存储单元m的电流的供应。

源极线sl可以基本上彼此平行地布置。源极线sl可以沿着与字线wl相同的方向延伸。然而，本发明构思不限于此，并且源极线sl可以沿着与位线bl相同的方向延伸。

存储单元m可以包括磁性材料。在一些示例实施方式中，存储单元m可以包括具有磁隧道结(mtj)的元件，这里也被称为磁隧道结器件。在一些示例实施方式中，存储单元m可以基于自旋转移矩(stt)现象执行存储器功能，使得磁性物质的磁化方向通过输入电流而改变。

stt现象是当自旋极化电流在一个方向上流动时，通过电子的自旋转移来改变磁性层的磁化方向的现象。使用stt现象的磁性随机存取存储器(mram)能被称为stt-ram或stt-mram。

图1b是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器件10的透视图。

参照图1b，可变电阻存储器件10包括包含stt-mram的存储单元20。存储单元20可以对应于参照图1描述的可变电阻存储器阵列1的单位单元u。

存储单元20可以包括具有mtj结构的磁阻元件150和单元晶体管ct。单元晶体管ct的栅极可以连接到字线wl。单元晶体管ct的源极和漏极中的一个可以通过磁阻元件150连接到位线bl，另一个可以连接到源极线sl。单元晶体管ct可以对应于参照图1a描述的可变电阻存储器阵列1的存取单元c。

磁阻元件150包括自由层152、被钉扎层154和插置在其间的隧道势垒156。自由层152具有与自由层152的延伸方向垂直或水平的易磁化轴，并且磁化方向根据条件是可变的。被钉扎层154的磁化方向相对于与磁阻元件150的延伸方向垂直或水平的易磁化轴被钉扎。

自由层152和被钉扎层154可以包括具有高磁各向异性能的磁性材料。具有较大的磁各向异性能的材料包括无定形稀土元素合金、诸如(co/pt)n或(fe/pt)n的多层薄膜以及l10晶体结构的有序晶格材料。

在一些示例实施方式中，自由层152和被钉扎层154中的至少一个可以每个包括铁(fe)、钴(co)、镍(ni)、钯(pd)或铂(pt)中的至少一个。在一些示例实施方式中，自由层152和被钉扎层154中的至少一个可以包括co-m1合金(其中m1是pt、pd或ni中的至少一个)或fe-m2合金(其中m2是pt、pd或ni中的至少一个)。在一些示例实施方式中，自由层152和被钉扎层154中的至少一个可以每个还包括硼(b)、碳(c)、铜(cu)、银(ag)、金(au)、钌(ru)、钽(ta)或铬(cr)中的至少一个。

隧道势垒156可以包括非磁性材料。隧道势垒156可以包括例如选自镁(mg)、钛(ti)、铝(al)、mgzn和mgb的任一种材料的氧化物。在一些示例实施方式中，隧道势垒156可以包括ti氮化物或钒(v)氮化物。隧道势垒156可以具有小于自旋扩散距离的厚度。

磁阻元件150的电阻值取决于自由层152的磁化方向而变化。当自由层152的磁化方向平行于被钉扎层154的磁化方向时，磁阻元件150具有低电阻值并且可以存储数据“0”。当自由层152的磁化方向反平行于被钉扎层154的磁化方向时，磁阻元件150具有高电阻值并且可以存储数据“1”。图1b中所示的自由层152和被钉扎层154的布置是示例性的并且每个位置可以被颠倒。

在图1b所示的可变电阻存储器件10中，通过将逻辑高电压施加到字线wl用于stt-mram的写入操作，单元晶体管ct导通，并且写入电流wc1和wc2被施加在源极线sl与位线bl之间。自由层152的磁化方向可以根据写入电流wc1和wc2的方向被确定。磁阻元件150中的自由层152的磁化方向可以由stt现象改变。

更详细地，当stt-mram中的写入电流wc1和wc2流到磁阻元件150时，被钉扎层154可以使写入电流wc1和wc2的电子自旋极化。自旋极化的写入电流wc1和wc2可以与自由层152相互作用，同时向自由层152施加转矩。当通过穿过磁阻元件150的自旋极化的写入电流wc1和wc2传输到自由层152的转矩大于预定阈值时，自由层152的磁化方向可以由自旋极化的写入电流wc1和wc2转换。因此，自由层152的磁化方向可以被布置成与被钉扎层154平行或反平行，并且磁阻元件150的电阻状态可以被改变。

由于stt-mram通过自旋极化的写入电流wc1和wc2转换自由层152的磁化方向，所以不需要施加强的外部磁场来转换自由层152的磁化方向。转换所需的磁场强度的降低意味着转换电流的减小，使得stt-mram可以减小写入电流以及单元尺寸减小，并解决写入失败问题。此外，stt-mram可以具有高隧道磁阻率以及逻辑高电阻状态与逻辑低电阻状态之间的高比率，以提高磁畴中的读取操作性能。

在图1b所示的可变电阻存储器件10中，对于stt-mram的读取操作，单元晶体管ct通过向字线wl施加逻辑高电压而导通，并且从位线bl在源极线sl的方向上施加读取电流，从而识别存储在磁阻元件150中的数据。这里，读取电流不改变自由层152的磁化方向，因为读取电流的大小远小于写入电流wc1和wc2的大小。

图2a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件100的平面图。图2b是沿图2a的线2a-2a'截取的截面图。

参照图2a和图2b，半导体器件100可以包括衬底101。衬底101可以包括iii-v族材料或iv族材料中的至少一种。衬底101可以包括诸如锗(ge)的半导体材料或诸如硅锗(sige)、硅碳化物(sic)、镓砷化物(gaas)、铟砷化物(inas)或铟磷化物(inp)的化合物半导体。iii-v族材料可以包括二元化合物、三元化合物或四元化合物，其包括至少一种iii族元素和至少一种v族元素。iii-v族材料可以是包括铟(in)、镓(ga)或铝(al)的至少一种元素作为iii族元素以及砷(as)、磷(p)或锑(sb)的至少一种元素作为v族元素的化合物。例如，iii-v族材料可以选自inp、inzga1-zas(0≤z≤1)或者alzga1-zas(0≤z≤1)。二元化合物可以是例如inp、gaas、inas、铟锑化物(insb)或镓锑化物(gasb)中的一种。三元化合物可以是ingap、ingaas、alinas、ingasb、gaassb或gaasp中的一种。iv族材料可以是si或ge。然而，在根据一些示例实施方式的半导体器件中可用的iii-v族材料或iv族材料不限于此。

根据一些示例实施方式，衬底101可以具有绝缘体上硅(soi)结构。在另一示例中，衬底101可以包括掩埋氧化物(box)层。衬底101可以包括诸如杂质掺杂阱或杂质掺杂结构的导电区域。

用于在衬底101上限定有源区域的元件隔离层102可以被形成。参照图2b，元件隔离层102具有浅沟槽隔离(sti)结构，但不限于此。也就是，除sti之外，元件隔离层还可以具有各种结构，诸如深沟槽隔离(dti)结构。

存储单元区域mcr、存储单元核心或外围(核心/外围)区域cpr以及逻辑区域lr可以被限定在衬底101上。参照图2a，存储单元区域mcr位于核心/外围区域cpr的中央，使得衬底101具有其中核心/外围区域cpr围绕存储单元区域mcr的布局，但是本发明构思不限于此。例如，核心/外围区域cpr可以位于存储单元区域mcr的中央，使得衬底101可以具有其中存储单元区域mcr围绕核心/外围区域cpr的布局。对应于mram的磁阻元件150可以在存储单元区域mcr中。

核心/外围区域cpr可以包括输入/输出电路、电压发生器、控制逻辑电路等。输入/输出电路可以连接到地址解码器和页缓冲器电路。输入/输出电路可以包括用于临时存储从存储控制器接收的指令、地址和数据的全局缓冲器。页缓冲器电路可以共用输入/输出电路中包括的全局缓冲器。

各种逻辑器件可以形成在逻辑区域lr中。逻辑区域lr可以包括主处理单元(mpu)、图形处理单元(gpu)、接口或其它功能块。尽管未示出，但是逻辑区域lr还可以包括其中形成模拟元件的模拟区域。

半导体器件100可以是嵌入式半导体器件，其中存储器件和逻辑器件被一起集成在单个芯片上。尽管在图2a中示出了一个存储单元区域mcr和一个逻辑区域lr，但是本发明构思不限于此。

包括stt-mram的存储单元20可以在存储单元区域mcr上。存储单元20可以包括具有mtj结构的磁阻元件150和单元晶体管ct。单元晶体管ct可以包括在衬底101上的栅极绝缘层116、栅电极111以及在栅电极111两侧的衬底101上的源极/漏极区域s/d。单元晶体管ct的栅电极111可以连接到字线。单元晶体管ct的源极/漏极区域s/d中的一个可以通过磁阻元件150连接到位线bl，而另一个可以连接到源极线sl。

第二绝缘层130可以在衬底101上。尽管未示出，但是第二绝缘层130可以包括顺序堆叠的多个层间绝缘膜。第二绝缘层130可以具有比氧化物膜或硅氧化物膜的介电常数更低的介电常数。第二绝缘层130可以包括例如硅氧碳化物(sioc)或氢化的sioc(sicoh)。第二绝缘层130的介电常数可以小于约3.5，但不限于此。第二绝缘层130可以包括低介电(低k或lk)材料和/或超低介电(超低k或ulk)材料。用于防止导电布线层(m1、m2、...、mn+1)和导电通路(v1、...、vn)的特性劣化的防扩散层可以设置在导电布线层(m1、m2、...、mn+1)与第二绝缘层130之间以及在导电通路(v1、...、vn)与第二绝缘层130之间。防扩散层可以是例如sic膜或硅氮化物(sin)膜。

导电布线层(m1、m2、...和mn+1)、导电通路(v1、...、vn)以及源极/漏极接触120和121可以布置在第二绝缘层130中，其中n可以是正整数。

导电布线层(m1、m2、...和mn+1)可以在平行于衬底101的上表面的方向上穿过第二绝缘层130的至少一部分。导电通路(v1、...、vn)和源极/漏极接触120和121可以在垂直于衬底101的上表面的方向上穿过第二绝缘层130的至少一部分。导电通路(v1、...、vn)可以在垂直于衬底101的上表面的方向上延伸并且具有柱形状。

阻挡层和籽晶层可以在导电布线层(m1、m2、...和mn+1)、导电通路(v1、...、vn)以及源极/漏极接触120和121的侧表面和/或下表面上。

导电布线层(m1、m2、...和mn+1)、导电通路(v1、...、vn)和/或源极/漏极接触120和121可以包括一种或更多种导电材料。例如，导电布线层(m1、m2、...和mn+1)、导电通路(v1、...、vn)和/或源极/漏极接触120和121可以包括但不限于选自cu、ni、ag、au、pt、锡(sn)、铅(pb)、ti、cr、pd、in、锌(zn)或c当中的至少一种金属或金属合金。

阻挡层可以包括ta、ti、钽氮化物(tan)、钛氮化物(tin)或其组合。籽晶层可以包括导电布线层(m1、m2、...和mn+1)、导电通路(v1、...、vn)和/或源极/漏极接触120和121中包括的材料。

导电布线层(m1、m2、...和mn+1)当中的一些导电布线层m1可以构成或限定单元源极线csl和/或逻辑源极线lsl。单元源极线csl可以对应于参照图1a和图1b描述的源极线sl(参见图1a)。导电布线层(m1、m2、...和mn+1)中的一些可以构成或限定相应字线，但是不限于此。

根据一些示例实施方式，栅极绝缘层116可以包括硅氧化物层、硅氮化物层、硅氮氧化物层、氧化物/氮化物/氧化物(ono)层或具有比硅氧化物层的介电常数更高的介电常数的高介电(高k)层中的至少一种。例如，栅极绝缘层116可以具有约10至25的介电常数。在一些示例实施方式中，栅极绝缘层116可以包括铪氧化物(hfo)、铪硅酸盐(hfsio)、铪氮氧化物(hfon)、铪硅氮氧化物(hfsion)、镧氧化物(lao)、镧铝氧化物(laalo)、锆氧化物(zro)、锆硅酸盐(zrsio)、锆氮氧化物(zron)、锆硅氮氧化物(zrsion)、钽氧化物(tao)、钛氧化物(tio)、钡锶钛氧化物(basrtio)、钡钛氧化物(batio)、锶钛氧化物(srtio)、钇氧化物(yo)、铝氧化物(alo)或铅钪钽氧化物(pbsctao)中的至少一种。根据一些示例实施方式，栅极绝缘层116可以包括铪氧化物(hfo2)、铝氧化物(al2o3)、铪铝氧化物(hfalo3)、钽氧化物(ta2o3)或钛氧化物(tio2)。

根据一些示例实施方式，栅电极111可以包括掺杂半导体、金属、导电金属氮化物或金属-半导体化合物中的至少一种。在一些实施方式中，栅电极111可以包括ti、tin、ta、tan、钨(w)、钨氮化物(wn)、钛硅酸盐氮化物(tisin)或钨硅酸盐氮化物(wsin)中的至少一种，但不限于此。栅电极111可以如图2b所示地在衬底101上，但不限于此。例如，半导体器件100可以包括嵌入在衬底101中的结构的栅电极，使得栅电极111的上表面位于比衬底101的上表面更低的水平处。

第一绝缘层140可以在第二绝缘层130上。第二绝缘层130可以被插置在第一绝缘层140与衬底101之间。第一绝缘层140可以是具有优良间隙填充性质的材料。第一绝缘层140可以包括氧化物、氮化物和/或氮氧化物。第一绝缘层140的介电常数可以不同于第二绝缘层130的介电常数。第一绝缘层140的介电常数可以大于第二绝缘层130的介电常数。第一绝缘层140的介电常数可以是约3.5或更大，但是不限于此。

可变电阻结构150s可以形成在存储单元区域mcr的第一绝缘层140中，使得可变电阻结构150s被设置在第一绝缘层140中或者被第一绝缘层140围绕。可变电阻结构150s可以包括顺序堆叠的下电极166、磁阻元件150和上电极161。下电极166和上电极161可以包括导电材料。上电极161的上部可以用于图案化下电极166、磁阻元件150和/或上电极161，并且可以包括剩余掩模图案163p(参见图8c)。

下电极166和上电极161可以包括具有相对低反应性的导电材料。在一些示例实施方式中，下电极166和上电极161可以每个具有包括ti、ta、ru、al、w、tan或tin中的至少一种的单层结构，或者包括多个材料层的多层结构。下电极166的下表面和第一绝缘层140的下表面可以共面或在基本相同的平面上。

可变电阻结构150s的下电极166可以通过导电布线层(m1、m2、...、mn+1)、导电通路(v1、...、vn)和/或源极/漏极接触120和121电连接到衬底101。

位线结构170可以在衬底101上。位线结构170可以穿透第一绝缘层140的一部分和第二绝缘层130的一部分。位线结构170可以包括第一水平位线171(blp1)、第二水平位线172(blp2)和垂直位线173(blv)。如在此所提及地，被描述为水平的元件(诸如第一水平位线171和第二水平位线172)平行于衬底101的表面或沿衬底101的表面延伸，而被描述为垂直的元件(诸如垂直位线173)垂直于衬底101的表面或远离衬底101的表面延伸。位线结构170可以对应于参照图1a和图1b描述的位线bl。

第一水平位线171可以在平行于衬底101的上表面的方向上延伸。第一水平位线171可以穿透第一绝缘层140的至少一部分。第一水平位线171可以被设置在第二绝缘层130之上。第一水平位线171可以在存储单元区域mcr之上延伸。第一水平位线171可以在核心/外围区域cpr之上延伸。第一水平位线171可以在与核心/外围区域cpr相邻的逻辑区域lr的一部分和/或与存储单元区域mcr相邻的逻辑区域lr的一部分之上延伸。第一水平位线171的下表面的至少一部分可以电连接到上电极161。第一水平位线171的下表面的至少一部分可以被连接以物理地接触上电极161。

第二水平位线172可以在平行于衬底101的上表面的方向上延伸。第二水平位线172可以在逻辑区域lr之上延伸。第二水平位线172可以穿透第二绝缘层130的至少一部分。第二水平位线172可以设置在第一绝缘层140下方。第二水平位线172的上表面和第二绝缘层130的上表面可以共面或在基本相同的平面上。因此，第一水平位线171可以比第二水平位线172更远离衬底101的上表面。

垂直位线173可以在垂直于衬底101的上表面的方向上延伸。垂直位线173可以穿透第一绝缘层140的至少一部分。垂直位线173可以在与核心/外围区域cpr和/或存储单元区域mcr相邻的逻辑区域lr之上延伸。垂直位线173可以电连接到第一水平位线171和第二水平位线172。垂直位线173可以物理接触第一水平位线171和第二水平位线172。垂直位线173的上表面可以与第一水平位线171的下表面接触。垂直位线173的下表面可以与第二水平位线172的上表面接触。垂直位线173的垂直长度或高度可以与可变电阻结构150s的垂直长度或高度基本相同。垂直位线173的上表面和下表面可以形成在分别与可变电阻结构150s的上表面和下表面基本相同的水平处或者形成为分别与可变电阻结构150s的上表面和下表面基本共面。垂直位线173的宽度可以大于形成在第二绝缘层130中的导电通路(v1、...、vn)的宽度。因此，与通路(v1、...、vn)相比，垂直位线173的接触电阻可以被减小。

如下所述，形成可变电阻结构150s的操作包括顺序地形成多个材料层，以及在材料层上执行切割工艺。可以提供填充在可变电阻结构150s之间的第一绝缘层140。第一绝缘层140可以由具有优良间隙填充性质的材料形成。另一方面，逻辑区域lr可以采用包括具有低介电常数的材料的绝缘层以减小或防止rc延迟(电阻-电容延迟)等。为了同时满足这两个要求，导电布线层(m1、m2、...、mn+1)中的一些和导电通路(v1、...、vn)中的一些可以形成在第二绝缘层130(其为低介电常数层/超低介电常数层)中，并且可变电阻结构150s可以形成在具有优良间隙填充特性的第一绝缘层140中。

第一绝缘层140中的第一水平位线171在与核心/外围区域cpr相邻的逻辑区域lr的一部分和/或与存储单元区域mcr相邻的逻辑区域lr的一部分之上延伸，并且第二绝缘层130(其为低介电常数层/超低介电常数层)中的第二水平位线172在逻辑区域lr中延伸以减少或防止rc延迟。此外，由于包括嵌入的磁阻元件150的半导体器件100被提供，所以可以不需要改变设计的ip或现有的ip，这在设计和制造方面可以是高效的。

位线结构170可以包括导电材料。位线结构170可以具有与上述导电布线层(m1、m2、...、mn+1)、导电通路(v1、...、vn)和/或源极/漏极接触120和121基本相同的成分。

导电布线层(mn+1.5)和导电通路(vn+0.5和vn+1)可以形成在第一绝缘层140中。导电通路(vn+0.5)中的一些可以位于基本相同的水平处为或可以具有与可变电阻结构150s共面的表面。导电通路(vn+1)中的一些可以形成在第一水平位线171中或在第一水平位线171上。导电布线层(mn+1.5)中的一些可以位于基本上相同的水平处，或者可以具有与第一水平位线171共面的表面。逻辑区域lr上的导电布线层182(mn+1.5)可以用作柱(stud)的一种。

逻辑晶体管lt可以在核心/外围区域cpr和/或逻辑区域lr上。逻辑晶体管lt可以包括在衬底101上的栅极绝缘层117、栅电极112以及在栅电极112两侧的衬底101上的源极/漏极区域s/d。磁阻元件150可以通过位线结构170以及形成在逻辑区域lr上的第二绝缘层130中的导电布线层(m1、m2、...、mn+1)和导电通路(v1、...、vn)连接到逻辑晶体管lt。然而，本发明构思不限于此，诸如二极管的选择元件可以被提供来代替逻辑晶体管lt。

图3a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件200的平面图。图3b是沿图3a的线3a-3a'截取的截面图。

为了便于描述，在图3a和图3b中，与图2a和图2b中相同的附图标记表示相同的元件，因此，仅差异将被主要描述。

参照图3a和图3b，第一绝缘层145和第二绝缘层130可以提供在衬底101上。第一绝缘层145可以在第二绝缘层130上。第二绝缘层130可以与参照图2a和图2b描述的基本相同。

第一绝缘层145的成分可以与参照图2a和图2b描述的基本相同。第一绝缘层145的垂直长度可以与可变电阻结构150s的垂直长度基本相同。第一绝缘层145的垂直长度可以与垂直位线173的垂直长度基本相同。第一绝缘层145的上表面和下表面可以形成为分别与可变电阻结构150s的上表面和下表面共面，或者形成为分别在与可变电阻结构150s的上表面和下表面基本相同的水平处。第一绝缘层145的上表面和下表面可以形成为分别与垂直位线173的上表面和下表面共面，或者形成在分别与垂直位线173的上表面和下表面基本相同的水平处。

第三绝缘层135可以在第一绝缘层145上。第三绝缘层135可以包括顺序堆叠的多个层间绝缘层。第三绝缘层135可以具有比氧化物膜或硅氧化物膜的介电常数更低的介电常数。第三绝缘层135的介电常数可以不同于第一绝缘层145的介电常数。第三绝缘层135的介电常数可以小于第一绝缘层145的介电常数。第三绝缘层135可以包括例如sioc膜或sicoh膜。第三绝缘层135的介电常数可以小于约3.5，但不限于此。第三绝缘层135可以包括低k材料和/或超低k材料。尽管未示出，但是用于防止导电布线层(mn+1)和导电通路(vn+1)的特性劣化的防扩散层可以设置在第三绝缘层135与导电布线层(mn+1)之间以及在第三绝缘层135与导电通路(vn+1)之间。防扩散层可以是例如sic膜或sin膜。

第一水平位线171可以在衬底101的上表面上在水平方向上穿透第三绝缘层135的至少一部分。第三绝缘层135的下表面和第一水平位线171的下表面可以共面或在基本相同的平面上。

根据一些示例实施方式，可变电阻结构150s、形成在与可变电阻结构150s相同的水平处的导电通路(vn+0.5)和垂直位线173可以形成在具有优良间隙填充性质的第一绝缘层145中，并且其它导电布线层(m1、m2、...、mn+1)和导电通路(v1、...、vn、vn+1)可以形成在其为低介电常数层/超低介电常数层的第二绝缘层130和第三绝缘层135中。因此，第一水平位线171形成在其为低介电常数层/超低介电常数层的第三绝缘层135中，第二水平位线172形成在其为低介电常数层/超低介电常数层的第二绝缘层130中，从而可以提供其中rc延迟减小的半导体器件。

图4a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件300的平面图。图4b是沿图4a的线4a-4a'截取的截面图。

为了便于描述，在图4a和图4b中，与图2a和图2b中相同的附图标记表示相同的元件，因此仅主要描述差异。

参照图4a和图4b，位线结构170a可以包括多个垂直位线173a(blva)。垂直位线173a可以在垂直于衬底101的上表面的方向上延伸。垂直位线173a可以穿透第一绝缘层140的至少一部分。垂直位线173a可以在与核心/外围区域cpr相邻的逻辑区域lr的一部分和/或与存储单元区域mcr相邻的逻辑区域lr的一部分之上延伸。垂直位线173a可以电连接到第一水平位线171和第二水平位线172。垂直位线173a的上表面可以与第一水平位线171的下表面接触。垂直位线173a的下表面可以与第二水平位线172的上表面接触。垂直位线173a的垂直长度或高度可以与可变电阻结构150s的垂直长度或高度基本相同。竖直位线173a的上表面和下表面可以分别与可变电阻结构150s的上表面和下表面共面或分别位于与可变电阻结构150s的上表面和下表面基本相同的水平处。垂直位线173a的接触电阻可以通过提供多个垂直位线173a而减小。

图5a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件400的平面图。图5b是沿图5a的线5a-5a'截取的截面图。

为了便于描述，在图5a和图5b中，与图2a和图2b中相同的附图标记表示相同的元件，因此，仅差异将被主要描述。

参照图5a和图5b，位线结构170b可以包括第一水平位线171b(blp1b)、第二水平位线172b(blp2b)和垂直位线173b(blvb)。

第一水平位线171b可以在平行于衬底101的上表面的方向上延伸。第一水平位线171b可以穿透第一绝缘层140的至少一部分。第一水平位线171b可以在存储单元区域mcr之上延伸。第一水平位线171b可以在核心/外围区域cpr之上延伸。第一水平位线171b可以与逻辑区域lr水平间隔开。

第二水平位线172b可以在平行于衬底101的上表面的方向上延伸。第二水平位线172b可以在逻辑区域lr之上延伸。第二水平位线172b可以在核心/外围区域cpr之上延伸。

垂直位线173b可以在垂直于衬底101的上表面的方向上延伸。垂直位线173b可以穿透第一绝缘层140的至少一部分。垂直位线173b可以在核心/外围区域cpr之上延伸。

因此，第一绝缘层140中的第一水平位线171b在存储单元区域mcr和核心/外围区域cpr之上延伸，并且第二绝缘层130(其为低介电常数层/超低介电常数层)中的第二水平位线172b在逻辑区域lr和核心/外围区域cpr中延伸以防止rc延迟。

图6a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件500的平面图。图6b是沿图6a的线6a-6a'截取的截面图。

为了便于描述，在图6a和图6b中，与图2a和图2b中相同的附图标记表示相同的元件，因此，仅差异将被主要描述。

参照图6a和图6b，位线结构170c可以包括第一水平位线171c(blp1c)、第二水平位线172c(blp2c)和垂直位线173c(blvc)。

第一水平位线171c可以在平行于衬底101的上表面的方向上延伸。第一水平位线171c可以穿透第一绝缘层140的至少一部分。第一水平位线171c可以与核心/外围区域cpr和逻辑区域lr水平地间隔开。第一水平位线171c可以在存储单元区域mcr之上延伸。第一水平位线171c可以仅在存储单元区域mcr之上延伸。

第二水平位线172c可以在平行于衬底101的上表面的方向上延伸。第二水平位线172c可以在逻辑区域lr之上延伸。第二水平位线172c可以在核心/外围区域cpr之上延伸。第二水平位线172c的一部分可以在与核心/外围区域cpr相邻的存储单元区域mcr的一部分和/或与逻辑区域lr相邻的存储单元区域mcr的一部分之上延伸。

垂直位线173c可以在垂直于衬底101的上表面的方向上延伸。垂直位线173c可以穿透第一绝缘层140的至少一部分。垂直位线173c可以在存储单元区域mcr之上延伸。

因此，第一绝缘层140中的第一水平位线171c在存储单元区域mcr之上延伸，并且第二绝缘层130(其为低介电常数层/超低介电常数层)中的第二水平位线172c在存储单元区域mcr、核心/外围区域cpr和逻辑区域lr中延伸以减小或防止rc延迟。

图7a是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件600的平面图。图7b是沿图7a的线7a-7a'截取的截面图。

为了便于描述，在图7a和图7b中，与图2a和图2b中相同的附图标记表示相同的元件，因此，仅差异将被主要描述。

参照图7a和图7b，存储单元区域mcr和核心/外围区域cpr可以被限定在衬底101之上。也就是，根据一些示例实施方式的半导体器件600可以是半导体存储器件而不是包括嵌入的mram器件的芯片上系统(soc)半导体器件。因此，衬底101可以仅包括存储单元区域mcr和核心/外围区域cpr。位线结构170d可以包括第一水平位线171d、第二水平位线172d和垂直位线173d。

第一水平位线171d可以在平行于衬底101的上表面的方向上延伸。第一水平位线171d可以穿透第一绝缘层140的至少一部分。第一水平位线171d可以在存储单元区域mcr和核心/外围区域cpr中。

第二水平位线172d可以在平行于衬底101的上表面的方向上延伸。第二水平位线172d可以在核心/外围区域cpr中。第二水平位线172d的一部分可以在存储单元区域mcr的与核心/外围区域cpr相邻的部分之上延伸。

垂直位线173d可以在垂直于衬底101的上表面的方向上延伸。垂直位线173d可以穿透第一绝缘层140的至少一部分。垂直位线173d可以在核心/外围区域cpr之上延伸。

因此，第一绝缘层140中的第一水平位线171d在核心/外围区域cpr的与存储单元区域mcr相邻的部分之上延伸，并且第二绝缘层130(其为低介电常数层/超低介电常数层)中的第二水平位线172d在核心/外围区域cpr中延伸以减少或防止rc延迟。

然而，本发明构思不限于此，垂直位线173d可以在存储单元区域mcr之上延伸。因此，第一水平位线171d可以仅在存储单元区域mcr之上延伸，并且第二水平位线172d可以在存储单元区域mcr和核心/外围区域cpr之上延伸。

图8a至图8g是用于说明根据一些示例实施方式的制造包括可变电阻存储器件的半导体器件的方法的截面图。图8a至图8g是沿图2a的线2a-2a'截取的截面图。

参照图8a，可以通过在衬底101上形成元件隔离层102来限定有源区域，并且单元晶体管ct和逻辑晶体管lt可以在有源区域上。

栅极绝缘层116和117、栅电极111和112以及在栅电极111和112两侧的衬底101上的源极/漏极区域s/d可以在衬底101上以形成单元晶体管ct和逻辑晶体管lt。尽管未示出，但是单元晶体管ct和逻辑晶体管lt可以形成为使得栅电极111的上表面和两侧壁通过绝缘盖图案和绝缘间隔物而彼此绝缘。

接着，可以通过后端(beol)工艺形成第二绝缘层130、导电布线层(m1、m2、...、mn+1)和导电通路(v1、...、vn)。通过提供导电材料层并图案化导电材料层以提供导电布线层(m1、m2、...、和mn+1)，导电布线层(m1、m2、...、和mn+1)被形成。覆盖导电布线层(m1、m2、...、mn+1)的层间绝缘层被形成，然后被回蚀刻直到导电布线层(m1、m2、...、和mn+1)的上表面被暴露。在导电布线层(mn+1)中的一些被形成时，第二水平位线172(blp2)可以被同时形成。导电布线层(m1、m2、...和mn+1)中的一些可以与导电通路(v1、...、vn)中的设置在导电布线层(m1、m2、...和mn+1)正下方的一些或源极/漏极接触120中的一些接触。

在提供层间绝缘层以形成导电通路(v1、...、vn)之后，层间绝缘层通过诸如光刻的工艺被图案化以形成层间绝缘层图案。覆盖层间绝缘层图案的导电材料层被提供，然后被回蚀刻直到层间绝缘层图案的上表面被暴露。导电通路(v1、...、vn)中的一些可以接触导电布线层(m1、m2、...和mn+1)中的形成在导电通路(v1、...、vn)正下方的一些。

参照图8b，下电极层166p、磁阻材料层150p和上电极层161p可以顺序地设置在第二绝缘层130上在衬底的整个表面上。

下电极层166p可以包括与下电极166(参见图2b)基本相同的材料。化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺、原子层沉积(ald)工艺或反应pld(脉冲激光沉积)工艺可以被使用以形成下电极层166p。

磁阻材料层150p可以包括多个层。磁阻材料层150p可以包括例如顺序堆叠的籽晶层、自由材料层、隧道势垒层、被钉扎材料层等。

籽晶层可以包括ru、pt、pd等，并且可以通过cvd工艺、pvd工艺、ald工艺、反应pld工艺或者使用氪(kr)作为溅射气体的直流(dc)磁控溅射工艺来形成。自由材料层可以通过分子束外延(mbe)工艺或金属有机化学气相沉积(mocvd)工艺形成，并且可以具有与参照图1b描述的自由层152基本相同的成分。隧道势垒层可以包括氧化物、ti氮化物或选自mg、ti、al、mgzn或mgb中的任何一种材料的v族氮化物、或其组合。被钉扎材料层可以通过mbe工艺或mocvd工艺形成，并且可以具有与参照图1b描述的被钉扎层154基本相同的成分。

上电极层161p可以包括与上电极161(参见图2b)基本相同的材料。与形成下电极层166p的方法基本相同的方法可以用于形成上电极层161p。

参照图8c，掩模图案163p在上电极层161p上。在一些示例实施方式中，掩模图案163p可以包括金属或金属氮化物。当掩模图案163p包括导电材料时，导电材料包括ru、w、tin、tan、ti、ta或金属性玻璃合金中的至少一种。例如，掩模图案163p可以具有ru/tin或tin/w的双层结构。掩模图案163p可以在与其中要形成可变电阻结构150s(参见图8d)的位置相同的位置处的轴上。

参照图8d，下电极层166p(参见图8c)、磁阻材料层150p(参见图8c)和上电极层161p(参见图8c)可以使用掩模图案163p或多个掩模图案163p作为蚀刻掩模被蚀刻。因此，可以形成包括下电极166、磁阻元件150和上电极161的可变电阻结构150s。尽管在图中一个可变电阻结构150s被示出为在存储单元区域mcr上，但是多个可变电阻结构150s可以在存储单元区域mcr上成行和成列。

为了蚀刻下电极层166p(参见图8c)、磁阻材料层150p(参见图8c)和上电极层161p(参见图8c)，等离子体蚀刻、反应离子蚀刻(rie)、离子束蚀刻(ibe)或氩(ar)研磨可以被使用。根据一些示例实施方式，蚀刻工艺之后的剩余掩模图案163p可以形成上电极161的上部。

参照图8e，间隙填充绝缘膜被充分地提供在衬底101的整个表面上，并且回蚀刻工艺被执行直到可变电阻结构150s的上表面被暴露，从而形成第一绝缘材料层140p。因此，第一绝缘材料层140p的垂直长度或高度可以与可变电阻结构150s的垂直长度或高度基本相同。

参照图8f，第一绝缘层145可以通过蚀刻第一绝缘材料层140p(参见图8e)被形成。为此，第一绝缘材料层140p涂覆有光致抗蚀剂，并且涂覆的光致抗蚀剂通过曝光和显影工艺被图案化以形成光致抗蚀剂图案。其中要形成开口op的区域可以由光致抗蚀剂图案限定。第一绝缘层145可以通过使用光致抗蚀剂图案作为蚀刻掩模蚀刻第一绝缘材料层140p(参见图8e)直到导电布线层(mn+1)和/或第二水平位线172(blp2)中的一些的上表面被暴露而形成。

参照图8g，导电通路181(vn+0.5)和垂直位线173(blv)可以被形成。导电材料层可以被提供以充分填充第一绝缘层145上的开口op。通过使用第一绝缘层145作为蚀刻停止层执行化学机械抛光(cmp)，导电通路181和垂直位线173(blv)可以被形成。因此，垂直位线173(blv)的垂直长度或高度可以与可变电阻结构150s的垂直长度或高度基本相同。在一些示例实施方式中，第一绝缘层的上表面的一部分也可以被蚀刻。

再参照图2b，第一水平位线(blp1)、导电布线层182(mn+1.5)和导电通路(vn+1)可以以与使用图8e至图8g形成导电通路181(vn+0.5)和垂直位线173(blv)的方法类似的方式形成。顺序形成的绝缘材料层可以整体地形成第一绝缘层140，但是本发明构思不限于此。

参照图3b，第三绝缘层135、第一水平位线(blp1)、导电布线层182(mn+1.5)和导电通路(vn+1)可以在第一绝缘层145上。

将理解，当一元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在所述另一元件上或连接到所述另一元件，或者可以存在居间元件。相反，当一元件被称为“直接在”另一元件“上”或“直接连接到”另一元件时，不存在居间元件。还将理解，尽管术语第一、第二等可以在此用于描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一元件和另外的元件区分开。因此，这里讨论的第一元件能被称为第二元件而不背离本发明构思的范围。当在此使用时，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另行指示。还将理解，如果在此使用，术语“包含”和/或“包括”指明所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或更多个另外的特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。术语“和/或”包括一个或更多个相关所列项目的任意和所有组合。

虽然本发明构思已经参照其示例实施方式被具体示出和描述，但是将理解，可以在此进行在形式和细节上的各种改变而在不背离所附权利要求的精神和范围。

本申请要求享有2017年6月2日在韩国知识产权局提交的韩国专利申请第10-2017-0069077号的权益，其公开通过引用全文在此合并。