具有势垒高度不同的二极管装置的半导体装置及其制造方法与流程

本发明实施例涉及一种具有势垒高度不同的二极管装置的半导体装置及其制造方法。

背景技术：

肖特基(schottky)势垒二极管(或简称肖特基二极管)广泛用于现代半导体装置中。肖特基二极管具有例如低正向电压降及高切换速度的大量优点。肖特基二极管在射频应用(例如，能量采集装置)中特别有用。大多数时间，半导体装置可能需要具有不同规格的数个肖特基二极管以执行不同任务或满足不同性能要求。这些类似但不同的肖特基二极管的工艺可为耗时的且昂贵的。因此，可能期望改进肖特基二极管的现有制造过程。

技术实现要素：

本发明的一实施例涉及一种制造肖特基二极管的方法，其包括：提供衬底；在所述衬底中形成第一导电类型的第一阱区；对所述第一阱区的第一部分执行第二导电类型的第一离子植入而阻止植入所述第一阱区的第二部分；通过加热所述衬底以引起所述第一部分与所述第二部分之间的掺杂物扩散而形成第一掺杂区；及在所述第一掺杂区上形成含金属层以获得肖特基势垒界面。

本发明的一实施例涉及一种制造半导体装置的方法，其包括：提供衬底；在所述衬底中形成第一阱区及第二阱区；通过光罩图案化所述衬底，所述光罩包括对应于所述第一阱区的第一暴露开口比图案及对应于所述第二阱区的第二暴露开口比图案；透过所述光罩在所述第一阱区及所述第二阱区上方以单一植入剂量执行离子植入；在所述离子植入之后加热所述衬底；及在所述第一阱区及所述第二阱区上形成导电层以获得肖特基势垒界面。

本发明的一实施例涉及一种制造半导体装置的方法，其包括：提供衬底；在所述衬底中形成第一阱区及第二阱区；对所述第一阱区的第一部分及所述第二阱区的第一部分执行离子植入而阻止植入所述第一阱区的第二部分及所述第二阱区的第二部分，所述第一阱区的所述第一部分对所述第二部分的面积比不同于所述第二掺杂区的所述第一部分对所述第二部分的面积比；加热所述衬底；及在所述第一阱区及所述第二阱区上形成含金属层。

附图说明

当结合附图阅读时从以下[实施方式]最佳地理解本发明的方面。应注意，根据工业标准实践，各种构件未按比例绘制。明确来说，为清楚论述，可任意增大或减小各种构件的尺寸。

图1a到1l是根据一些实施例的制造半导体装置的方法的中间阶段的俯视图及横截面图。

图2a到2c是根据一些实施例的制造半导体装置的方法的中间阶段的示意性俯视图。

图3是展示根据一些实施例的图1中的半导体装置的性能比较的图表。

具体实施方式

下文揭露提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本发明。当然，这些实例仅为实例且不打算为限制性的。例如，在以下描述中，第一构件形成于第二构件上方或上可包含其中所述第一及第二构件经形成而直接接触的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一及第二构件可能不直接接触的实施例。另外，本发明可在各个实例中重复元件符号及/或字母。这种重复用于简单及清楚的目的，且本身并不指示所论述的各种实施例及/或构形之间的关系。

此外，为便于描述，可在本文中使用例如“下面”、“下方”、“下”、“上方”、“上”及类似者的空间相关术语来描述如图中绘示的一个元件或构件与另一(些)元件或构件的关系。除图中描绘的定向以外，空间相关术语还打算涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或成其它定向)且因此可同样解释本文中使用的空间相关描述符。

本发明提供各种实施例的二极管(明确来说，肖特基势垒二极管装置)的结构及制造操作。具有较低势垒高度的二极管可提供较高正向传导电流同时还导致较高反向电流。在许多应用中可期望具有较高正向传导电流的二极管，但伴随的较高反向电流可能妨碍其普及性。因此，现代电子应用中常见到相同半导体芯片中的具有不同性能规格(例如，势垒高度)的二极管。现有方法要求个别光刻操作以针对不同二极管装置实现不同势垒高度。在本发明实施例中，提出一种用以在相同半导体晶片或芯片上产生多种二极管装置的制造操作。在相同光刻操作期间且使用相同光罩制造具有变化势垒高度的不同二极管，且因此防止根据二极管所需的不同势垒高度重复光刻操作。制造成本及生产处理量都有效地改进。

图1a到1l是根据一些实施例的制造半导体装置100的方法的中间阶段的俯视图及横截面图。各图含有子图(a)、(b)及(c)的至少一者，其中子图(a)展示跨二极管区110及晶体管区120的半导体装置100的横截面图，且子图(b)及(c)分别展示二极管区110的俯视图及横截面图。子图(a)及(c)分别沿子图(b)的剖面线aa'及bb'取得，其中子图(a)进一步包含在子图(b)中未展示的前述晶体管区120。在一些后续图中，为简单起见，省略子图(c)。

参考图1a，提供或接纳衬底102。衬底102包含半导体材料，例如硅、锗、硅锗、碳化硅、砷化镓或类似者。替代地，衬底102包含化合物半导体，包含砷化镓、磷化镓、磷化铟、砷化铟、锑化铟或其组合。在其它替代例中，衬底102可包含掺杂外延层、梯度半导体层及/或覆叠不同类型的另一半导体层的半导体层(例如硅锗层上的硅层)。衬底102可掺杂有n型掺杂物(例如砷、磷或类似者)或可掺杂有p型掺杂物(例如硼或类似者)。

接着，在衬底102上形成隔离结构104。隔离结构104形成于二极管区110及晶体管区120中。如子图(a)中展示，二极管区110由隔离结构104分割成若干区域，即，阳极区域110a、两个块体区域110b及两个阴极区域110c。阳极区域110a、块体区域110b及阴极区域110c在半导体装置100的上表面103附近由隔离结构104分离且包围。隔离结构104可为浅沟槽隔离(sti)或硅的局部氧化(locos)。作为用于制造隔离结构104的示范性操作，最初通过蚀刻操作(例如干式蚀刻、湿式蚀刻、反应性离子蚀刻(rie)操作或类似者)形成若干沟槽。接着，将隔离材料填充到沟槽中以形成隔离结构104。隔离材料可由电绝缘材料(例如介电材料)形成。在一些实施例中，隔离结构104是由氧化物、氮化物、氮氧化物、二氧化硅、含氮氧化物、氮掺杂氧化物、氮氧化硅、聚合物或类似者形成。可使用适合工艺(例如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、热氧化、uv-臭氧氧化或其组合)形成介电材料。在一些实施例中，可使用平坦化操作(例如研磨或化学机械平坦化(cmp)工艺)来去除隔离结构104的过量材料且使隔离结构104与衬底102的顶表面齐平。

参考图1b，在二极管区110中形成阱区106及108。此外，在晶体管区120中形成阱区152。在一实施例中，阱区106覆盖阳极区域110a、阴极区域110c及隔离结构104下方的区。阱区108覆盖块体区域110b。类似地，在晶体管区120中形成阱区152。可通过用一或多个离子植入操作105植入掺杂物而形成阱区106、108及152。将离子或掺杂物植入到衬底102的上表面103的所要部分。在一些实施例中，可使用掩模以仅允许所要部分接纳掺杂物。在本实施例中，阱区106、108及152邻近隔离结构104。在一些实施例中，当从上方观看时，阱区106、108及152由隔离结构104包围，如子图(a)中展示。在所描绘的实施例中，相邻阱区106及108在上表面103附近由至少一个隔离结构104分离且在低于隔离结构104的水平面的水平面处彼此邻接。

参考图1c，将光罩122定位于半导体装置100上方。光罩122用于图案化阱区106。在一实施例中，光罩122经构形以部分暴露阱区106而覆盖半导体装置100的剩余部分。例如，部分暴露阳极区域110a及阴极区域110c而完全覆盖块体区域110b及晶体管区120。在一实施例中，光罩122包含大体上与阱区106重叠的开口。在一实施例中，光罩122的开口可为中空部分或由相对透明材料形成。可透过光罩122的开口的不同设计参数来控制所暴露的阱区106的量。在所描绘的实例中，光罩122包含在阱区106上方的多个条带122a。条带122a充当掩模以防止将离子植入到阱区106中，且如果不存在暴露间隔，那么其可彼此邻接。为进行离子植入，条带状开口122b形成于条带122a之间且容许离子行进通过。在一实施例中，条带122a以平行方式布置。因此，条带状开口122b还形成为平行条带或狭缝。在一实施例中，条带状开口122b或条带122a在阳极区域110a与阴极区域110c之间的隔离结构104上方延行。条带122a中的各者具有宽度w1。将相邻薄化条带122a之间的间隙s1定义为条带状开口或狭缝122b中的各者的尺寸。在一实施例中，间隔s1对宽度w1的比(即，s1/w1)或比例s1:w1确定光罩122的暴露开口比(等效比例s1:w1)。例如，0％的比(或比例0:1)意谓不存在开口，而100％的比(或s1:w1＝1:1)意指阱区106上方的一半开光罩。在一实施例中，在下文描述的热预算的情况下，暴露开口比例在约33.3％(即，s1:w1＝1:3)与约300％(即，s1:w1＝3:1)之间，以获得期望扩散结果。在一实施例中，将条带122a视为狭缝122b之间的间隔。在一实施例中，将条带122a的宽度w1视为狭缝122b之间的间隔宽度。

在一实施例中，将暴露开口比例定义为同暴露阱区106重叠的开口122b的加总面积与同阱区106重叠的覆盖区122a的总面积之间的比例。0％的面积比或面积比例(0:1)意谓不存在开口，而100％的面积比或面积比例(1:1)意指阱区106上方的一半开光罩。在一实施例中，开口122b对覆盖区122a的面积比例在约1:3与约3:1之间。由于在相同光罩122上以不同暴露开口比制造不同二极管，因此假定全部阱区在相同植入条件(例如，相同植入剂量)下具有相同面积，那么若干阱区(包含阱区106)可接纳不同量的植入掺杂物。可透过适当平滑化操作获得不同阱区中的变化掺杂浓度以平均化阱区中的掺杂浓度。光罩122的开口122b的不同形状及数目可行且在本发明实施例的预期范围内。

随后，对半导体装置100执行离子植入操作107。图1d中展示在接纳离子植入操作107之后的半导体装置100。透过光罩122的开口122b将离子植入到阱区106中。通过离子植入操作107而在阱区106中形成经植入第一部分112b(以阴影标记)。第一部分112b大体上遵循光罩122的间隔122b的图案。第一部分112b具有与阳极区域110a及阴极区域110c重叠的条带状图案，且条带状图案遵循光罩122的暴露图案。如子图(b)及(c)中所见，阱区106中的第一部分112b的条带之间的第二部分112a保持无掺杂。第二部分112a大体上遵循光罩122的条带结构122a的图案。在所描绘的实例中，如子图(a)中展示，第一部分112b具有小于阱区106的深度的掺杂深度。在一实施例中，第一部分112b的深度小于隔离结构104的深度。在一实施例中，第一部分112b具有跨第二部分112a的条带中的各者的大体上均匀掺杂轮廓。在一实施例中，第二部分112a的条带大体上没有由于离子植入操作107所致的第一部分112b的经植入离子。

仍参考图1d，阱区106及152中的各者可包含第一导电类型(例如，n型)的掺杂物，例如磷或类似者。阱区108可包含第二导电类型(例如，p型)的掺杂物，例如硼或类似者。在一些实施例中，阱区106、108或152的导电类型可与衬底102的导电类型相同或相反。例如，衬底102及阱区108可为p型，而阱区106及152可为n型。在一实施例中，离子植入107的经植入离子具有第一导电类型或第二导电类型。在一实施例中，离子植入107的剂量在约1e13原子/cm²与约1e15原子/cm²之间。在一实施例中，离子植入107的剂量在约1e14原子/cm²与约1e15原子/cm²之间。在一实施例中，离子植入操作107的能量功率针对p型掺杂物在约5kev与约30kev之间，且针对n型掺杂物在约5kev与50kev之间。

对于给定均匀植入源，第一部分112b所接纳的经植入离子的数量由开口122b对暴露穿过上表面103的阱区106的面积比确定。肖特基二极管(例如，二极管区110)可包含由用金属材料形成的阳极端子(例如，阳极区域110a)及用阱区(例如，阱区106)中的半导体层(例如，图1e中的第一掺杂层112)形成的阴极端子(例如，阴极区域110b)构造的异质界面。肖特基二极管的势垒高度由半导体层的导电类型及掺杂浓度两者确定。当针对第一部分112b及阱区106选择相同导电类型的离子(例如n型掺杂物)时，较高掺杂浓度导致较低势垒高度。相比之下，针对第一部分112b及阱区106使用相反导电类型的植入离子随着掺杂浓度的增加引起更高势垒高度。

参考图1e，对衬底102执行热操作109。热操作109可包含退火操作，例如炉退火、快速热退火(rta)或类似者。透过热操作109，第一部分112b中的离子被逐出且扩散到相邻第二部分112a中。第一部分112b中的掺杂浓度随着离子扩散而减小，且第二部分112a的掺杂浓度相应地增加。因此，形成连续第一掺杂区112，归因于离子扩散而实现跨所述连续第一掺杂区112的大体上均匀掺杂浓度。在一实施例中，第一掺杂区112形成于阳极区域110a及阴极区域110c的上表面103上。经植入离子的最终扩散性能至少由第一部分112b的初始掺杂浓度及光罩122的间隔122b的尺寸确定。离子的扩散距离可由热操作109的热预算及所使用的掺杂物种类控制。在一实例中，在相同热条件下，常用掺杂物的扩散距离可为硼>磷>砷。在一实施例中，热操作109具有针对约5秒与约20秒之间的持续时间，加热温度在约1000℃与约1100℃之间的热预算。在一些实例中，运用间隔122b的条带形状，最终掺杂浓度由图1c中的暴露开口比s1/w1控制。在一实施例中，间隔s1不大于约0.5μm。

如先前论述，第一掺杂区112的质量由离子在第一部分112b与第二部分112a之间的扩散性能确定。因此，需要考虑取决于热预算及掺杂物类型的扩散距离。假定平均离子扩散距离是l，那么宽度w1的最大长度将被设计为约2l使得位于第一部分112b的边缘处的离子可透过扩散而到达第二部分112a的中心且形成没有无掺杂物区域的第一掺杂区112。类似地，间隔s1的最大长度将为约2l使得由热操作109驱逐的离子可离开第一部分112b且到达第二部分112a的邻近条带。因此，获得具有大体上均匀掺杂轮廓的第一掺杂区112。

在提供允许第一部分112b的边缘处的掺杂物的平均扩散距离l的热预算的实施例中，暴露开口比例s1:w1的范围在约33.3％(即，s1:w1＝1:3)与约300％(即，s1:w1＝3:1)之间。在一实施例中，将暴露开口比定义为经植入开口宽度s1对宽度s1及未植入条带w1的加总宽度的比，即，s1:(s1+w1)。在一实施例中，将暴露开口比s1:(s1+w1)确定为在约25％与约75％之间以获得期望扩散结果。

图1f及1g绘示晶体管区120中的晶体管的形成。在本实施例中，仅展示一个晶体管150。然而，任何数目个晶体管或其它主动/被动装置在本发明实施例的预期范围内。参考图1f，最初在上表面103上形成栅极层154。栅极层154可包括导电材料，例如多晶硅或金属材料。在一些实施例中，金属材料可包含钨(w)、氮化钛(tin)、钽(ta)或其的化合物。导电材料中可使用的其它常用金属包含镍(ni)及金(au)。此外，可通过例如cvd、pvd、溅镀或类似者的操作而形成栅极层154。在一实施例中，对衬底102执行热操作111以处理栅极层154的侧壁表面。热操作111可包含退火操作，例如炉退火、快速热退火(rta)或类似者。热操作111的操作参数可类似于热操作109的操作参数。在一实施例中，为处理栅极层154的侧壁表面，热操作111具有针对约10分钟与约60分钟之间的持续时间，加热温度在约750℃与约900℃之间的热预算。

接着，在栅极层154与隔离结构104之间在阱区152中形成两个轻度掺杂区(或轻度掺杂漏极，ldd)158。可通过使用类似于操作107(而一些植入参数(例如掺杂浓度)可能变化)的离子植入操作来形成轻度掺杂区158。在一实施例中，轻度掺杂区158具有与阱区152的导电类型相同或不同的导电类型。在一实施例中，继形成轻度掺杂区158之后，再次采用热操作111来处理轻度掺杂区158。热操作111的操作参数可类似于用于热操作109的操作参数。在一实施例中，为活化轻度掺杂区158，热操作111具有针对约30分钟与约90分钟之间的持续时间，加热温度在约700℃与约800℃之间的热预算。

在一实施例中，在栅极层154与衬底102之间形成栅极介电层(未单独展示)。栅极介电层可由介电材料(例如氧化硅、氮化硅、氮氧化硅、高介电系数材料或类似者)形成。高介电系数材料可选自金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、氧化铪或其组合。可通过任何适合方法(例如cvd、pvd、ald、等离子体辅助cvd(plasma-enhancedcvd；pecvd)、高密度等离子体cvd(hdpcvd)、低压cvd(lpcvd)或类似者)而形成栅极介电层。

随后，如图1g中绘示，在栅极层154的侧壁上形成间隔件156。在一实施例中，间隔件156是由介电材料(例如氧化物、氮氧化物、氮化物、含氮氧化物、氮掺杂氧化物或氮氧化硅)形成。可通过沉积毯覆介电材料使其覆盖栅极材料154及上表面103，其后接着蚀刻操作以去除介电材料的水平部分而形成间隔件156。

参考图1h，对二极管区110的阴极区域110c执行离子植入操作115。在一实施例中，采用另一光罩(未单独展示)以仅暴露阴极区域110c而覆盖半导体装置100的剩余部分。因此，在对应阴极区域110c中形成两个第二掺杂区116。在一实施例中，第二掺杂区116用以改进阴极区域110c的电性质且将阴极区域110c导电耦合到阴极端子。在一实施例中，离子植入操作115例如使用具有100％的暴露开口比的光罩来供应跨阴极区域110c的各者的大体上均匀浓度。第二掺杂区116具有与阱区106中使用的导电类型相同的导电类型，例如n型掺杂物。在一实施例中，砷掺杂物的植入操作115具有在约1e15原子/cm²与约6e15原子/cm²之间的剂量，其具有在约10kev与30kev之间的能量功率。在一实施例中，磷掺杂物的植入操作115具有在约5e13原子/cm³与约5e14原子/cm³之间的掺杂浓度，其具有在约10kev与60kev之间的能量功率。在一实施例中，阴极区域110c接纳热操作以活化离子且使植入轮廓更均匀。所述热操作可包含退火操作，例如炉退火、快速热退火(rta)或类似者。在一实施例中，在形成第二掺杂区116之后执行热操作109。在一实施例中，在完成第二掺杂区116之后重复热操作109。

参考图1i，对二极管区110的块体区域110c执行离子植入操作117。在一实施例中，采用又一光罩(未单独展示)以仅暴露块体区域110b而覆盖半导体装置100的剩余部分。因此，在对应块体区域110b上形成两个第三掺杂区118。在一实施例中，第三掺杂区118用以改进块体区域110b的电性质且将块体区域110b导电耦合到本体端子。在一实施例中，离子植入操作117例如使用具有100％的暴露开口比的光罩来供应跨块体区域110b的各者的大体上均匀浓度。在一实施例中，第三掺杂层118具有与阱区108的导电类型相同的导电类型，例如p型掺杂物。在一实施例中，硼掺杂物的植入操作117具有在约1e15原子/cm²与约6e15原子/cm²之间的剂量，其具有在约3kev与30kev之间的能量功率。在一实施例中，块体区域110b接纳热操作131以活化离子且使植入轮廓更均匀。热操作131可包含对衬底102的退火操作，例如炉退火、快速热退火(rta)或类似者。在一实施例中，为活化第三掺杂区，应用于整个衬底102的热操作131具有针对约5秒与约20秒之间的持续时间，加热温度在约1000℃与约1100℃之间的热预算。

在一实施例中，在阳极区域110a的周边处形成第四掺杂区119。可在形成第三掺杂区118期间形成第四掺杂区119(可能需要对光罩的修改以伴随形成第三掺杂区118而形成第四掺杂区119)。第四掺杂区119可用以减少边缘周围的第一掺杂区112的泄漏电流量。在一实施例中，在上表面103上形成第四掺杂区119。在一实施例中，第四掺杂区119的深度小于第一掺杂区112的深度。在一实施例中，第四掺杂区119具有与阱区106的导电类型相反的导电类型。

在图1j中，在隔离结构104与栅极层154之间在阱区152中形成两个源极/漏极区160。可通过离子植入操作而形成源极/漏极区160。在一实施例中，源极/漏极区160与作为植入掩模的栅极层154及隔离结构104一起形成。在一些实施例中，源极/漏极区160具有与阱区152的导电类型相反的导电类型，例如n型。源极/漏极区160可经形成而使其上表面与上表面103大体上齐平。替代地，还可使用凸起源极/漏极结构。在一实施例中，源极/漏极区160接纳热操作133以活化经植入离子且使植入轮廓更均匀。热操作133可包含对衬底102的退火操作，例如炉退火、快速热退火(rta)或类似者。在一实施例中，为活化源极/漏极区160，热操作133具有针对约5秒与约20秒之间的持续时间，加热温度在约1000℃与约1100℃之间的热预算。

如先前论述，在晶体管150的制造操作期间，可利用一或多个热操作(例如，操作111、131及133)来活化轻度掺杂区158及源极/漏极区160的离子且实现更优选掺杂轮廓。同时，继热操作109之后，可将这些热操作同时应用于第一掺杂区112、第二掺杂区116或第三掺杂区118。在一实施例中，透过若干热操作而获得透过第一部分112b与第二部分112a之间的离子扩散形成的第一掺杂区112，如上文提及。在半导体装置100的制造过程期间，在用于加热二极管区110或晶体管区120中的现有构件的若干热操作中演示的经计算热预算可累积地对第一掺杂区112的第一部分112b中的经植入离子提供足够热能使其扩散到其相邻区(例如，第一掺杂区120的第二部分112a)中。如先前论述，只要满足总体热预算，那么额外退火操作或延长退火持续时间可不影响第一掺杂区112的最终质量。在一实施例中，透过例如加热整个半导体装置100或衬底102而进行热操作。所述热操作引起同时加热大多数掺杂区。因此，可透过多个热操作以经济方式改进第一掺杂区112、第二掺杂区116或第三区域118的性能。

随后，在二极管区110及晶体管区120上形成导电层124，如图1k中展示。明确来说，在二极管区110的阳极区域110a、阴极区域110c及块体区域110b上形成导电层124。还在晶体管150的源极/漏极区160上形成导电层124。在一实施例中，导电层124是含金属的导电层，例如，硅化物层。在一实施例中，导电层124充当肖特基二极管的阳极区域110a中的阳极材料。在一实施例中，导电层124邻接充当半导体层的第一掺杂区112，借此在导电层124与第一掺杂区112之间形成肖特基势垒界面。因此，在界面处建立势垒高度。在一实施例中，采用导电层124来提供随后形成的导电导通孔与下伏层(例如第二掺杂区116、第三掺杂区118或源极/漏极区160)之间的电阻减小的接触。

当选择硅化物层作为导电层124时，硅化物层124可由硅化钨、硅化钛、硅化钴、硅化镍及类似者形成。采用硅化钨作为实例，通过使氟化钨(wf6)与硅烷(sih4)反应而形成硅化物层。替代地，可通过将选定金属层沉积于上文提及的掺杂区的硅部分上方，其后接着退火操作以促进选定金属的硅化而形成硅化物层。在一些实施例中，可去除未与硅反应的金属层的部分。

参考图1l，在衬底102上方形成层间介电质(ild)138。ild138可由多种介电材料形成且可为例如氧化物、氮氧化物、氮化硅、含氮氧化物、氮掺杂氧化物、氮氧化硅、聚合物或类似者。可通过任何适合方法(例如cvd、pvd、旋涂或类似者)而形成ild138。

在ild138中形成若干导电导通孔。形成于阳极区域110a上方的一或多个导电导通孔132将阳极区域110a处的导电层124与阳极端子(未单独展示)电耦合。形成于阴极区域110c上方的导电导通孔134将阴极区域110c与阴极端子(未单独展示)电耦合。而且，形成于块体区域110b上方的导电导通孔136将块体区域110b与本体端子(未单独展示)电耦合。另外，尽管未演示，但源极/漏极区160的各者电耦合到对应导电导通孔。可通过用蚀刻操作形成穿过ild138的凹槽而形成导电导通孔132、134及136。可将导电材料填充到凹槽中以电连接下方结构(例如，掺杂区112、116、118或160)。导电导通孔132、134及136的导电材料可包含(但不限于)钛、钽、氮化钛、氮化钽、铜、铜合金、镍、锡、金或其的组合。

一旦导电导通孔132、134及136在适当位置中，便在其上形成若干接点垫172。接点垫172的各者可具有大于对应导电导通孔132、134及136的宽度。在一些实施例中，将接点垫172安置于ild138上方。随后，在ild138及接点垫172上方形成互连结构170。互连结构170经构形以透过接点垫172将衬底102与覆叠构件电耦合。互连结构170可包含多个金属层176。金属层176的各者可包含水平导线及垂直金属导通孔，其中水平金属线透过至少一个垂直金属导通孔电耦合到相邻覆叠或下方水平金属线。金属层176可包含导电材料，例如镍、锡、金、银、合金或其的组合。

金属层176与其它组件电绝缘。绝缘可通过例如介电质174的绝缘材料而实现。介电质174可由氧化物(例如无掺杂硅酸盐玻璃(usg)、氟化硅酸盐玻璃(fsg)、氧化硅、氮化硅、氮氧化硅、低介电系数材料或类似者)形成。

图2a到2c是根据一些实施例的制造半导体装置200的方法的中间阶段的示意性俯视图。图2a到2c中与图1a到1l中的元件符号共享标记的一些构件指示在材料或制造操作方面类似的构件。参考图2a，在子图(a)及(b)中展示的半导体装置200类似于图1c中展示的半导体装置100，但半导体装置200进一步包含邻近或远离(未展示)二极管区110的二极管区210。二极管区210包含透过阱区108邻接二极管区110的阱区206。此外，二极管区210包含在阱区206与阱区108相对的一侧上的半导体102中的另一阱区208。如同二极管区110，二极管区210包含阱区206中的阳极区域210a及两个阴极区域210c及阱区208中的块体区域210b。使用光罩222以暴露阱区106及206两者。在一实施例中，光罩222包含第一暴露开口比图案及第二暴露开口比图案。第一暴露开口比图案包含在阱区106上方的第一多个条带122a及条带122a之间的开口122b。第一暴露比由条带122a的宽度与开口122b的宽度的比确定。第二暴露开口比图案包含安置于阱区206上方的第二多个条带222a及条带222a之间的部分暴露阱区206的开口222b。第二暴露比由条带222a的宽度与开口222b的宽度的比确定。

在一实施例中，跨二极管区110及210对半导体装置200执行类似于图1c中使用的离子植入操作的离子植入操作107。在一些实施例中，将如图1a到1l绘示的用于二极管区110的制造操作类似地应用于半导体装置200的二极管区210。

在一实施例中，第一光罩222包含用于阱区106及206的至少两个暴露开口比例。例如，对于暴露开口设计中的狭缝形结构，可分别将用于阱区106及206的暴露开口比例定义为s1/w1及s2/w2。透过适当设定开口比例，半导体装置200可通过仅使用单一光罩及单一离子植入操作而具有晶片上的具有不同势垒高度的至少两个二极管装置。

参考图2b，展示具有不同开口形状的不同光罩222构形。光罩222具有分别包含阱区106及206上方的多个同心矩形环122a及222a的第一暴露开口比图案及第二暴露开口比图案。形成间隔122b及222b以暴露各自阱区106及206。可将暴露开口比例定义为与暴露阱区106重叠的开口122b(222b)的面积对与阱区106(206)重叠的矩形环122a(222a)的总面积的比。替代地，假定同心矩形的各者具有相同侧宽度w3或w4，且将间隔s3或s4定义为相邻矩形的两个平行侧之间的间隙。可调谐同心矩形的同心矩形122a或222a的线宽度及间隔以控制开口比s3/w3或s4/w4。参考图1d、2a及2b，同心光罩暴露开口设计可有助于形成第一掺杂区112中的第一部分112b的同心形状。第二部分112a可接纳来自垂直方向及水平方向两者而非仅来自条带状掺杂区112b的垂直方向(图1d中所演示)的周围掺杂部分112b的扩散离子。在一实施例中，单一光罩可包含用于相同半导体装置、相同晶片或芯片上的不同阱区的不同暴露开口形状。

参考图2c，光罩220经构形具有开口形状的另一构形。光罩220具有分别包含阱区106及206上方的栅格122a及222a的第一暴露开口比图案及第二暴露开口比图案。因此，形成矩形间隔122b及222b阵列以暴露各自阱区106及206。可将暴露开口比例定义为与暴露阱区206重叠的开口122b(222b)的面积与同阱区106(206)重叠的栅格232a(242a)的总面积之间的比。可调谐中空矩形122b及222b的栅格宽度及尺寸以控制其暴露开口比。在一实施例中，二极管区110中的开口232b之间的间隔(即，栅格条232a的宽度)小于二极管区210中的开口242b之间的间隔(即，栅格条242a的宽度)。参考图1d、2a及2c，栅格状光罩暴露开口设计可有助于形成第一部分112b中的栅格掺杂区。第二部分112a可接纳来自垂直方向及水平方向两者而非仅来自条带状掺杂区112b的垂直方向的周围掺杂部分112b的扩散离子。

图3是展示根据一些实施例的图1中的半导体装置100的性能比较的图表。绘示在不同光罩暴露开口比例下的电流值。将二极管区中的半导体层(例如，图1d中的第一掺杂区112)的导电类型设定为不同于阱区(例如，图1d中的阱区106)的导电类型。在图3中采用如图1c中展示的条带状开口设计。分别针对正向电流测量及反向电流测量在约0.15伏特的正向偏压及约2.0伏特的反向偏压下进行测量。图3展示随着光罩具有较高暴露开口比例，肖特基势垒高度增加，因此达到较低正向电流。在2:1、1:1及1:2的光罩暴露开口比例情况中也可观察到这种趋势，其中在相同掺杂强度及偏压下，具有较小开口比例(即，整体接纳较少掺杂物)的二极管产生较大正向电流，这是因为肖特基势垒较不高。如先前论述，当半导体层及阱区的导电类型不同时，较高掺杂浓度将导致较高势垒高度。换句话说，因此获得较低传导电流。测量结果展示在依1:0的全开比例暴露阱区时，与具有较低开口比例(例如，在2:1与0:1之间)的其它情况相比，正向电流及反向电流两者皆最小。测量结果验证如所提出的开口比例可调谐光罩可有助于使用相同硬掩模在相同晶片中形成多个二极管。透过一或多个后续热操作获得不同二极管区中的不同有效掺杂浓度。因此，可尽可能地将具有不同势垒高度的多种二极管的制造成本及光罩数目保持为最小。

本发明实施例提供一种制造肖特基二极管的方法。提供衬底。在所述衬底中形成第一导电类型的第一阱区。对所述第一阱区的第一部分执行第二导电类型的第一离子植入而阻止植入所述第一阱区的第二部分。通过加热所述衬底以引起所述第一部分与所述第二部分之间的掺杂物扩散而形成第一掺杂区。在所述第一掺杂区上形成含金属层以获得肖特基势垒界面。

本发明实施例提供一种制造半导体装置的方法。提供衬底。在所述衬底中形成第一阱区及第二阱区。通过光罩图案化所述衬底，所述光罩包括对应于所述第一阱区的第一暴露开口比图案及对应于所述第二阱区的第二暴露开口比图案。透过所述光罩在所述第一阱区及所述第二阱区上方以单一植入剂量执行离子植入。在所述离子植入之后加热所述衬底。在所述第一阱区及所述第二阱区上形成导电层以获得肖特基势垒界面。

本发明实施例提供一种制造半导体装置的方法。提供衬底。在所述衬底中形成第一阱区及第二阱区。对所述第一阱区的第一部分及所述第二阱区的第一部分执行离子植入，而阻止植入所述第一阱区的第二部分及所述第二阱区的第二部分，其中所述第一阱区的所述第一部分对所述第二部分的面积比不同于所述第二掺杂区的所述第一部分对所述第二部分的面积比。加热所述衬底且在所述第一阱区及所述第二阱区上形成含金属层。

前文概述若干实施例的特征，使得本领域技术人员可更佳地理解本发明的方面。本领域技术人员应明白，其可容易使用本发明作为设计或修改其它工艺及结构的基础以实行本文中引入的实施例的相同目的及/或实现相同优点。本领域技术人员还应认识到，这些等效构造不脱离本发明的精神及范围，且其可在本文中进行各种改变、置换及更改而不脱离本发明的精神及范围。

符号说明

100半导体装置

102衬底/半导体

103上表面

104隔离结构

105离子植入操作

106阱区

107离子植入操作/离子植入

108阱区

109热操作

110二极管区

110a阳极区域

110b块体区域

110c阴极区域

111热操作

112第一掺杂层/第一掺杂区

112a第二部分

112b第一部分/掺杂区/掺杂部分

115离子植入操作

116第二掺杂区

117离子植入操作

118第三掺杂区/第三掺杂层

119第四掺杂区

120晶体管区

122光罩

122a条带/覆盖区/条带结构/矩形环/栅格

122b开口/狭缝/间隔/中空矩形

124导电层/硅化物层

131热操作

132导电导通孔

133热操作

134导电导通孔

136导电导通孔

138层间介电质(ild)

150晶体管

152阱区

154栅极层/栅极材料

156间隔件

158轻度掺杂区/轻度掺杂漏极(ldd)

160源极/漏极区/掺杂区

170互连结构

172接点垫

174介电质

176金属层

200半导体装置

206阱区

208阱区

210二极管区

210a阳极区域

210b块体区域

210c阴极区域

222光罩

222a条带/矩形环/栅格

222b开口/间隔/中空矩形

232a栅格/栅格条

232b开口

242a栅格/栅格条

242b开口

s1间隙/间隔/开口宽度

s2开口的宽度

s3间隔

s4间隔

w1条带的宽度/条带

w2条带的宽度

w3同心矩形的侧宽度

w4同心矩形的侧宽度