晶片评价方法和外延晶片的制造方法与流程

本发明涉及评价在晶片内表面上发生的反应的方法和外延晶片的制造方法，该反应是伴随着放置于基座上的晶片外表面的沉积反应(堆积沉积(膜)的反应)或蚀刻反应而产生的。

背景技术：

伴随半导体器件的高集成化，进一步提高了对构成其原料的晶片品质的要求。对于外延晶片，除了在外表面上气相生长的外延层的膜厚分布的平坦化以外，内表面(与形成外延层的一侧相反一侧的晶片表面)的凹凸部的平滑化也成为平滑性品质改善的项目之一。

由于通常在晶片的内表面上不会主动地提供反应原料，故在晶片的内表面上不会发生如在外表面上发生的巨大反应，而是仅有轻微的沉积反应和蚀刻反应共存，导致产生与基座的设计有关的凹凸部。该凹凸部的凹凸程度因反应的条件、基座的设计而有所变化。作为凹凸部的评价方法，可通过wafersight2(ka—tencor公司)的平整度测试的纳米布局技术(nanotopology)分析功能，以视觉性的，数值的方式而确认。

另外，下述的专利文献1公开了评价外延生长前后的晶片端部形状变化的方法。

现有技术文献

专利文献

专利文献1：jp特开2015—126010号公报

技术实现要素：

发明要解决的技术问题

但是，由于根据wafersight2的纳米布局技术(nanotopology)而获得的信息涉及高度的位移量，故即使在具有凹凸部的情况下，仍面临着无法区分其是因沉积反应而产生，还是因蚀刻反应而产生的问题。

本发明是针对所述问题而提出的，本发明的目的在于提供可评价因外延反应或蚀刻反应而产生的，晶片内表面(晶片的基座侧表面)的凹凸部是因沉积反应和蚀刻反应中的哪者而产生的晶片评价方法，以及使晶片内表面平坦化的外延晶片的制造方法。

用于解决课题的技术方案

为了实现该目的，本发明的晶片评价方法的特征在于该方法包括：

准备工序，准备晶片，在所述晶片的外表面上具有预先知晓厚度的厚度已知层，在所述晶片上叠置有包括所述厚度已知层在内的多个层；

反应工序，在按照所述厚度已知层与基座相互面对的方式将所述晶片放置于所述基座上的状态下，在所述晶片中与所述厚度已知层相反一侧的外表面上，进行堆积膜的反应或蚀刻反应；

测定工序，在所述反应工序后，测定所述厚度已知层的厚度；

评价工序，评价所述厚度已知层在所述反应工序前后的厚度变化。

依据本发明，通过所述比较工序，能够知晓反应工序后的厚度已知层的厚度是大于，还是小于反应工序之前的厚度，能够根据所述比较工序的比较结果，来评价晶片内表面的凹凸部是因沉积反应与蚀刻反应中的哪者而引起的。

另外，在所述比较工序中，在所述厚度已知层的整个面的范围内，比较所述厚度已知层在所述反应工序前后的厚度。由此，能够评价在晶片内表面的整个面上沉积部和蚀刻部是怎样分布的。此外，在本发明中，在衬底(base)上形成有其它的层的晶片中，衬底(base)也包括在“层”的概念中。

此外，所述晶片是以在硅衬底上形成氧化膜和硅膜的顺序形成的soi(silicononinsulator)晶片，所述厚度已知层可以是所述硅层。

还有，本发明的外延晶片的制造方法的特征在于根据本发明的晶片评价方法而获得的，所述反应工序的前后的所述厚度已知层的厚度变化量的面内分布，求出使所述面内分布均匀化的外延生长用的工艺条件，根据该工艺条件，在制品衬底上进行外延生长。

通过上述方法，能够获得使晶片内表面的沉积量或蚀刻量的面内分布均匀的外延晶片，即，能够使晶片内表面平坦的外延晶片。

附图说明

图1是表示外延生长装置的外观结构图；

图2是获得晶片内表面的沉积反应和蚀刻反应的面内分布的工序流程图；

图3是在测定晶片内表面发生的沉积反应和蚀刻反应的面内分布时各工序中soi晶片的状态图；

图4是变更上下灯的功率比时，晶片内表面的沉积反应与蚀刻反应的面内分布图；

图5是在soi晶片的外表面上进行蚀刻反应时晶片内表面的沉积反应的面内分布图；

图6是在与图5同一晶片的内表面上的蚀刻反应的面内分布图。

符号说明

1外延生长装置；

2反应炉；

3基座；

6上侧灯；

7下侧灯。

具体实施方式

下面将参照附图，对本发明的具体实施方式进行说明。首先，参照图1，对外延生长装置的结构进行说明。图1的外延生长装置1是一种使硅外延层在1个晶片w的外表面上以气相方式生长的装置。

外延生长装置1包括由透明石英部材等构成的反应炉2。在反应炉2的内部，设置有用于放置外延生长的晶片w的基座3。基座3可以由sic制成，也可以是在石墨基材上涂覆sic涂层而成。基座3呈圆盘状，其顶面和底面以水平的方式设置。在基座3的顶面上形成有凹部31，在该凹部31上放置晶片w。另外，如图3(c)所示，凹部31的底面呈与其外周部相比较，其中间部较深的形状。另外，晶片w的外周部支承于凹部31底面的外周部上，晶片w的中间部不与凹部31的底面接触。即，在晶片w与凹部31的底面之间形成有空间。另外，凹部31的形状不限于图3(c)的形状，也可按照晶片w的整个内表面与凹部31的底面接触的方式构成凹部31。

另外，在凹部31的底面上，形成贯通到基座3背面的孔(图中未显示)。例如，该通孔是升降销的插入孔，即在晶片w进出凹部31时，上述升降销通过其前端支承晶片w的内表面，使晶片w升降。

基座3的内表面由支承轴8进行支承。支承轴8按照其轴线l1与基座3的中心交叉的方式设置。在支承轴8上连接有使其旋转的驱动部(图中未显示)。在外延生长时，通过驱动部使支承轴8旋转，由此使基座3和放置于基座3上的晶片w围绕支承轴8的轴线l1而旋转。

在反应炉2的上侧和下侧设置有灯6、7。在外延生长时，该灯6、7将晶片w加热到外延生长温度(比如，900～1200℃)。该上侧灯6和下侧灯7的功率可分别控制。换言之，上侧灯6和下侧灯7的功率比是可变的。

在反应炉2的水平方向的一端侧设置有气体供给口4，在与设置有该气体供给口4一侧的相反一侧设置有气体排出口5。气体供给口4形成于基座3的上侧。从气体供给口4导入反应气体，该反应气体包括：构成单晶硅薄膜(硅外延层)原料的硅源气体(具体来说有三氯硅烷(tcs)等硅烷系气体)；用于稀释硅源气体的携带气体(比如：氢)；以及用于调整外延层的导电性、导电率的掺杂气体(比如：包含有硼、磷的气体)。从气体供给口4进入的反应气体在反应炉2的内部空间中，沿保持大致水平旋转的晶片w的外表面而流动，然后从气体排出口5而排出。即，反应气体从气体供给口4朝向气体排出口5，大致水平地且朝一个方向流动。

以上为外延生长装置1的结构。在这里，在晶片w进行基于反应气体的沉积反应(外延反应)或蚀刻反应时，反应气体经由晶片w和凹部31之间的间隙或者形成于凹部31的底面上的通孔，回绕到晶片w的内表面，从而会在该内表面上发生轻微的沉积反应或蚀刻反应。由于该沉积反应、蚀刻反应，在晶片的内表面上会产生凹凸部，其与反应条件或者基座3的设计有关。弄清楚该凹凸部是由沉积反应引起的，还是由蚀刻反应引起的，被认为是为了实现反应条件最优化或者实现基座3的设计最优化而最能抓住头绪的要点。于是，在本实施方式中，按照图2、图3的顺序，对晶片的内表面的凹凸部的起因是沉积反应还是蚀刻反应进行评价。以下将对图2、图3的工序进行说明。

首先，准备soi晶片(s1)。图3(a)表示在s1中准备的soi晶片10的剖视图。soi晶片10具有下述的结构：在由单晶硅层构成的基本(base)衬底11(以下称为硅衬底)上，形成氧化硅膜12，在该氧化硅膜12上形成由单晶硅层构成的soi层13。soi层13的厚度优选设定为大于后述s4工序中对soi层13进行的蚀刻量的值，具体来说，比如设定在40nm以上。

soi晶片10的制作方式如下：首先，在2个单晶硅衬底中的一个上形成氧化膜，然后夹持该已形成的氧化膜并接合另一单晶硅衬底，然后，对2个单晶硅衬底中的一个进行薄膜化处理以形成soi层。

接着，测定soi层13的厚度(s2)。该厚度可以通过任意的方法来测定，比如，对测定对象的薄膜投光，通过根据外表面反射光和内表面反射光的干涉来测定膜厚的光学干涉式测量仪，来测定soi层13的厚度。另外，既可测量soi层13整个外表面的厚度，如果soi层13的厚度分布均匀，则也可仅仅测量一部分的厚度，以该部分的厚度作为soi层13整体的厚度。另外，s1，s2的工序工作相当于本发明的准备工序。另外，在本发明中，soi层13相当于本发明中的厚度已知层。

然后，如图3(b)所示，将soi晶片10上下翻转使得soi层13朝向下方，硅衬底11朝向上方(s3)。

之后，以翻转的状态将soi晶片10投入图1的反应炉2中，并将其放置于基座3上，通过规定的外延反应配方或蚀刻反应配方，使soi晶片10进行反应(沉积反应或蚀刻反应)(s4)。即，如图3(c)所示，按照soi层13与基座3的凹部31的底面相互面对的方式，将soi晶片10放置于基座3上。接着，通过上下侧的灯6、7使硅衬底11的外表面的温度上升到规定温度，并向其外表面提供使其进行沉积反应或蚀刻反应的气体。具体来说，在使其进行沉积反应时，向硅衬底11的外表面提供例如三氯硅烷等的硅烷系气体。另一方面，在使其进行蚀刻反应时，向硅衬底11的外表面提供例如氯化氢(hcl)气体。

此时，提供到硅衬底11的外表面上的气体有一部分回绕到soi层13的外表面侧，故在soi层13的外表面上发生轻微的沉积反应或蚀刻反应。在比如，将三氯硅烷(sihcl3)与载气h2一同提供到硅衬底11的外表面上时，通过sihcl3+h2→si+3hcl反应而生成的si和hcl回绕到soi层13一侧，在soi层13上同时发生沉积反应与蚀刻反应。在soi层13发生沉积反应或蚀刻反应的部位的分布，其根据反应条件(气体的种类、流量、温度等)或基座3的设计(凹部31的深度等)而变化。另外，在与基座3一侧的soi层13的外表面相反一侧的面上，由于叠置有氧化膜12和硅衬底11，故在该相反侧的表面上，不发生沉积反应或蚀刻反应。另外，s3、s4的工序相当于本发明的反应工序。

接着，如图3(d)所示，将反应后的soi硅片10上下翻转使得soi层13朝向上方，硅衬底11朝向下方(s5)。

然后，如图3(e)所示，测定反应后的soi晶片10中soi层13的厚度(s6)。该厚度也可以通过任意的方法而进行测定，比如，通过光学干涉式测量仪来测定soi层13的厚度。另外，对于测量soi层13外表面的哪个范围的厚度这一点，它由以下来决定：即想要得到沉积反应与蚀刻反应分布的soi层13外表面的那个范围。比如，在打算获得soi层13的整个外表面的沉积反应和蚀刻反应分布时，则测定soi层13的整个外表面的厚度。另外，s5、s6的工序相当于本发明的测定工序。之后，通过计算s2工序中获得的反应前厚度t1，与s6工序中获得的反应后厚度t2之间的差，来获得伴随s4工序而发生的soi层13的面内的沉积反应、蚀刻反应的分布(s7)。此时，计算soi层13面内同一坐标的反应前厚度t1与反应后厚度t2的差。另外，s7的工序相当于本发明的比较工序。

由此，对于反应后厚度t2减去反应前厚度t1后的值(＝t2－t1)为正的部位(参照图3(e))，可评价为发生了沉积反应，为负值的部位15(参照图3(e))，可评价为发生了蚀刻反应。即，可对在外延反应或蚀刻反应中，在晶片内表面上产生的凹凸部是由沉积反应与蚀刻反应中的哪个而产生的情况进行评价。

另外，通过了解晶片内表面上发生沉积反应的部位14(沉积部)与发生蚀刻反应的部位15(蚀刻部)的分布，即可掌握反应条件的最佳化，以及基座设计的最佳化。具体来说，比如，根据在s7工序中获得的晶片内表面(soi层13)的沉积量或蚀刻量的面内分布，求出使该面内分布均匀化的外延生长用的工艺条件，根据该工艺条件，在构成制品衬底的单晶硅衬底上，通过外延生长形成单晶硅层。更具体地说，比如，如下文实施例1所述，求出能使上述面内分布均匀化的上侧灯6的功率和下侧灯7的功率之比，即功率最佳比，根据该功率最佳比，在制品衬底上进行外延生长。另外，比如，如下文实施例2所述，在基座凹部的底面上，形成多个浅凹(小的下凹部)，求出能使上述面内分布均匀化的最佳浅凹深度，采用具有该最佳浅凹深度的基座，在制品衬底上进行外延生长。

如上所述，按照本实施方式，可评价晶片内表面上的沉积反应与蚀刻反应的面内分布。在该评价中，采用soi晶片，该soi晶片的两个表面为与制品衬底的两个表面相同的硅层的表面，由此，能够获得与制品衬底相对应的晶片内表面上发生的沉积反应与蚀刻反应的面内分布相关性高的面内分布。另外，由于soi晶片的soi层形成在作为不同于硅层的层的氧化膜上，故能够容易并且正确地测定soi层的厚度。

实施例

下面通过列举实施例来对本发明进行具体说明，但是它们不构成对本发明的限定。

(实施例1)

采用与图1相同的外延生长装置，按照图2的工序，求出晶片内表面(soi层)的沉积量或蚀刻量的内表面分布。此时，在s4的工序中，向soi晶片提供的硅源气体为dcs(二氯硅烷)气体，使在soi晶片的硅衬底的外表面上，主要进行沉积反应(外延反应)。另外，在多个soi晶片上，每次1个地进行图2的工序，此时，对于不同soi晶片，使s4的工序中的上侧灯与上侧灯的功率比各不相同。

各个soi晶片的内表面(soi层)的沉积量或蚀刻量的面内分布如图4所示。图4表示的是当下侧灯的功率相对上侧灯和下侧灯的总功率的比从左侧起依次为47％(lwr47)、51％(lwr51)、55％(lwr55)、59％(lwr59)时的各面内分布。

如图4所示，通过变更上下灯的功率比，使面内分布发生变化，具体来说，在下侧灯的功率比为47％、51％、55％的面内分布中，蚀刻反应比沉积反应更占优势，特别是，47％、51％、55％中的任意一个晶片外周部的蚀刻量都大，而功率比越低，越能促进晶片外周部的蚀刻反应。

另一方面，在下侧灯的功率比为59％的面内分布中，沉积反应占优势(严格地说，当正值表示沉积量，负值表示蚀刻量时，面内分布为沉积量或蚀刻量在－20nm～+20nm的范围内)。

此外，下侧灯的功率比越大，面内分布越均匀。由此可知，增加下侧灯的功率比可以使晶片内表面的沉积量或蚀刻量的面内分布变得均匀。

(实施例2)

采用与图1相同的外延生长装置，按照图2的工序，求出晶片内表面(soi层)的沉积量或蚀刻量的面内分布。此时，在s4的工序中，向soi晶片的外表面提供hcl气体，使在soi晶片的硅衬底的外表面上，主要进行蚀刻反应。设定反应条件(hcl气体的流量等)，使硅衬底的外表面的蚀刻量为0.5μm。另外，准备在基座凹部的底面上具有多个浅凹的基座。接着，采用该基座，向soi晶片的外表面提供hcl气体，使其发生反应。

在向soi晶片的外表面提供hcl气体时，soi晶片的内表面(soi层)的沉积量或蚀刻量的面内分布如图5、图6所示。另外，图5、图6所示的面内分布为同一soi晶片的面内分布。具体来说，图5是以沉积反应的角度而表示的面内分布，着色部分表示发生沉积反应的部分，白色部分表示发生蚀刻反应的部分。在图5的着色部分中，通过颜色的深浅来表示沉积量的差异(参照图5中的刻度)。图6是以蚀刻反应的角度而表示的面内分布，着色部分表示产生蚀刻反应的部分，白色的部分表示产生沉积反应的部分。在图6的着色部分中，通过色的深浅来表示蚀刻量的差异(参照图6中的刻度)。

如图5所示可知，即使在外表面侧进行蚀刻反应的情况下，在内表面侧也还是会发生沉积反应。另外，如果基座的浅凹深度有所改变，图5、图6的面内分布也会变化，具体来说，将获得与图5、图6的例子相比较时蚀刻反应更占优势的面内分布。像这样，可以通过改变浅凹深度来改变晶片内表面的沉积反应和蚀刻反应的平衡。

另外，本发明不限于上述实施方式。上述实施方式是列举性的，但是，与在本发明的权利要求书中记载的技术构思具有实质上相同的结构，实现相同的作用效果的方案，无论是为什么样的类型，均包括在本发明的技术范围内。

此外，在上述实施方式中，给出了采用soi晶片来评价晶片内表面的沉积反应与蚀刻反应的面内分布的例子，但是，也可采用叠置有除soi晶片以外多层的晶片，来进行该评价。在这种情况下，进行s4工序时，优选地将设置在基座侧的层选择为由与制品衬底相同的物质而形成的层，即，硅层。由此，能够在与制品衬底的晶片内表面相同的条件下，使晶片内表面上发生沉积反应或蚀刻反应。

作为soi晶片以外的晶片，也可采用比如，在硅衬底上形成硅外延层的外延晶片。在这种情况下，由于硅衬底具有700μm的厚度，厚度测定困难，故将外延层做为厚度已知层，在图2的s4工序中，以外延层与基座相互面对的方式，将外延晶片放置于基座上。另外，为了能够测定由与衬底相同的原料形成的外延层的厚度，采用衬底的电阻率与外延层的电阻率不同的外延晶片。