技术特征：
技术总结
本发明的目的是提供一种屏蔽栅功率器件的制备方法。本发明采用双层不同电阻率外延，下层为低阻外延，比均一高阻外延层在相同的耐压情况下具有更小的通态电阻，以减小器件静态功率损耗，栅极氧化物向漏端纵向扩展，利用Resurf技术优化上层高阻层横向电场分布，提高器件的反向耐压；本专利屏蔽栅极为PN掺杂多晶硅，可减小屏蔽栅极与漏极之间的电容，以减小屏蔽栅功率MOSFET的开关功率损耗。
技术研发人员：张军亮;陈利;陈译
受保护的技术使用者：厦门芯一代集成电路有限公司
技术研发日：2018.07.19
技术公布日：2018.12.18