一种晶体管及其制作方法与流程

本发明涉及半导体技术领域，具体的说是一种晶体管及其制作方法。

背景技术：

现有技术中，基区均通过注入工艺后采用退火工艺形成，基区结深及结形貌受退火工艺影响很大，而多晶发射极工艺均通过多晶内大剂量注入，之后高温快速热退火，使得杂质扩散进入基区形成发射结。在基区及发射区的表面，会经历大量的工艺过程，比如注入，刻蚀，金属化等，对于基区表面以及发射区表面带来大量的缺陷，最终导致器件的放大系数非常不稳定。

技术实现要素：

鉴于以上情况，本发明提供了一种晶体管，包括：第一导电类型的衬底；第二导电类型的外延层，生长在所述衬底的第一表面；第一导电类型基区，贯穿所述外延层且一端与所述衬底相连接；发射区，形成于所述基区一侧的外延层区域内；所述发射区包括在所述衬底的第一表面向上依次形成的第一隔离层，发射极层以及第二隔离层；及集电区，形成于所述基区另一侧的外延层区域内。

可以理解，通过采用三层外延的结构，使发射极层位于第一隔离层与第二隔离层之间，且通过发射极层与所述基区纵向接触的结构，因此发射极层与所述基区的接触界面在后面的制造工艺中无需经过如离子注入等工艺流程，因此发射极界面不会被破坏而保持良好，进而使本发明提供的晶体管具有稳定的电流放大系数。

本发明还提供了一种晶体管的制造方法，所述制作方法包括：提供第一导电类型的衬底；在所述衬底的第一表面生长具有第二导电类型的外延层，所述外延层包括在所述衬底的第一表面向上依次形成的第一层、第二层及第三层；在所述外延层区域内形成第一导电类型的基区，所述基区贯穿所述外延层且一端与所述衬底相连接，使得所述外延层形成发射区，所述发射区包括在所述衬底的第一表面向上依次形成的第一隔离层，发射极层以及第二隔离层；在所述基区远离所述发射区一侧的外延层区域内形成集电区。

可以理解，通过采用形成三层外延的方法，使发射极层位于第一隔离层与第二隔离层之间，且通过发射极层与所述基区纵向接触的方法，因此发射极层与所述基区的接触界面在后面的制造工艺中无需经过如离子注入等工艺流程，因此发射极界面不会被破坏而保持良好，进而使本发明提供的晶体管具有稳定的电流放大系数。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是本发明的第一实施例的制造晶体管的方法的流程示意图；

图2是本发明的第二实施例提出的晶体管剖面的结构示意图；

图3至图7是本发明的第一实施例的制造晶体管的方法的结构示意图；

图中：1、衬底；2、外延层；21、第一层；22、第二层；23、第三层；3、基区；4、发射区；41、第一隔离层；42、发射极层；43、第二隔离层；5、集电区；51、集电极接触区；6、介质层；71、集电极；72、基极；73、发射极；

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

实施例一：

请参阅图1及图2，一种晶体管的制作方法，包括：

步骤s01：提供第一导电类型的衬底1；

步骤s02：在所述衬底1的第一表面生长具有第二导电类型的外延层2，所述外延层2包括在所述衬底1的第一表面向上依次形成的第一层21、第二层22及第三层23；

步骤s03：在所述外延层2形成第一导电类型基区3，所述基区3贯穿所述外延层2且一端与所述衬底1相连接，使得所述外延层2形成发射区4；所述发射区4包括形成于所述第二层22区域内的发射极层42，形成于所述第一层21区域内的第一隔离层41以及形成于所述第三层23区域内的第二隔离层43；

步骤s04:在所述基区3远离所述发射区4一侧的外延层2区域内形成集电区5。

可以理解，通过采用三层外延的方法，使所述发射极层42与所述基区3的接触界面在后面的制造工艺中无需经过如离子注入等工艺流程，因此发射极界面不会被破坏而保持良好，进而使本发明提供的晶体管具有稳定的电流放大系数；还通过所述第一隔离层及第二隔离层的设置，使本发明提供的晶体管获得更好的击穿电压。

下面参照附图，对上述形成所述晶体管的方法加以详细阐述。

为方便后面的描述，特在此说明：所述晶体管可以是npn型或pnp型，当所述晶体管为npn型时，所述第一导电类型为p型，所述第二导电类型为n型，当所述晶体管为pnp型时，所述第一导电类型为n型，所述第二导电类型为p型。换言之，所述晶体管可以包括n型掺杂的所述发射区4、p型掺杂的所述基区3、n型掺杂的所述集电区5、p型掺杂的所述衬底1及n型掺杂的外延层2，反之也可以包括p型掺杂的所述发射区4、n型掺杂的基区3、以及p型掺杂的集电区5、n型掺杂的所述衬底1及p型掺杂的外延层2。在接下来的实施例中，均以所述晶体管为npn型为例进行描述，但并不对此进行限定。

请参照附图3，执行步骤s01:提供第一导电类型的衬底1；具体的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。所述衬底1的材质可以为硅衬底、锗衬底或者锗硅衬底等，在本实施方式中，所述衬底1的材质优选为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。所述第一导电类型为p型，在本发明的一些实施方式中，所述衬底1的掺杂离子为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子。

请参照附图4，执行步骤s02：在所述衬底1的第一表面生长具有第二导电类型的外延层2，所述外延层2包括在所述衬底1的第一表面向上依次形成的第一层21、第二层22及第三层23；优选的，所述外延层2通过工艺较为简单的同质外延形成，即所述外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层2的材料也为硅。在其他实施方式中，所述外延层还可通过异质外延形成，所述外延层2的材料还可为锗、硒等半导体材料。所述外延层2可以采用外延生长的方法形成在所述衬底1的第一表面上，所述外延层2通常为单晶结构且所述外延层2的掺杂类型与所述衬底1的掺杂类型相反，在本实施方式中，所述衬底1为p型掺杂，则所述外延层2为n型掺杂，在其他实施方式中，若所述衬底1为n型掺杂，所述外延层2为p型掺杂。所述外延层1的掺杂离子可以为磷、砷或锑等其他五价离子，在本实施方式中，所述外延层2的掺杂离子具体为磷离子。所述第二层22的掺杂浓度高于所述第一层21及第三层23，更具体的，所述第二层22的离子浓度为1e15-5e15/cm³，所述第一层21及所述第三层23的离子浓度为5e13-7e13/cm³。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为采用化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法。该方法将硅与掺杂元素喷射于所述衬底21之上从而依次形成第一层21、第二层22以及第三层23，在制成第一层21以后，制造第二层22及第三层23的过程中设备无需停顿，只需调节设备所喷射的掺杂元素的量即可改变所制造的第二层22及第三层23中掺杂元素的含量。

请参照附图5，执行步骤s03：在所述外延层2形成第一导电类型基区3，所述基区3贯穿所述外延层2且一端与所述衬底1相连接，使得所述外延层2形成发射区4，所述发射区4包括在所述衬底1的第一表面向上依次形成的第一隔离层41，发射极层42以及第二隔离层43，其中，所述发射极层42形成于所述第二层22区域，所述第一隔离层41形成于所述第一层21区域，所述第二隔离层43形成于所述第三层23区域；具体的，所述基区3一端与所述衬底1的连接方式可以为所述基区一端延伸进入所述衬底1内，也可以仅接触于所述衬底1的第一表面。

具体的，所述基区3的形成步骤具体包括：在所述外延层1形成基区沟槽(图未示)，所述基区沟槽贯穿所述外延层且一端延伸与所述衬底1相连接，在所述基区沟槽内通过外延生长法形成第一导电类型的基区3，具体的，所述基区沟槽一端与所述衬底1的连接方式可以为所述基区沟槽一端延伸进入所述衬底1内，也可以仅接触于所述衬底1的第一表面。具体的，形成所述基区沟槽的过程可以为：在所述外延层1上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述基区沟槽图形的掩膜版对光刻胶层进行曝光，再进行显影，得到具有所述基区沟槽图形的光刻胶层。以具有所述基区沟槽图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述基区沟槽的图形开口(图未示)。然后以具有所述基区沟槽图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述外延层2，在所述外延层2层内形成所述基区沟槽。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层(图未示)。具体的，所述外延生长法优选为采用化学汽相淀积方法(或称气相外延生长法)，与所述外延层2的形成方法一致，其具体方法和有益效果不再一一赘述。更具体的，所述基区沟槽的形状为条形结构，更具体的，所述基区沟槽的宽度视后续所述基区3的宽度决定，通常在通0.3-0.8um之间。更具体的，所述基区的掺杂浓度2e13-5e13/cm³之间。可以理解，通过光刻工艺来定义基区3的宽度可以实现对基区3宽度的精准控制，进而实现对所述晶体管的放大系数的精准控制。

具体的，所述发射区4为所述基区3一侧的外延层区域，所述发射区4包括形成于所述第二层22区域内的发射极层42，形成于所述第一层21区域内的第一隔离层41以及形成于所述第三层23区域内的第二隔离层43；由于所述发射极层42、第一隔离层41及第二隔离层43分别为所述第二层23、第一层21及第三层23的部分区域，可以推出的是，所述第一隔离层41形成于所述发射极层42的第一表面与所述衬底1之间，所述第二隔离层43形成于所述发射极层42的第一表面相对的发射极层42的第二表面，所述发射极层42、第一隔离层41及第二隔离层43同样为n型磷元素掺杂，所述发射极层42的离子掺杂浓度为1e15-5e15/cm³，所述第一隔离层41及所述第二隔离层43的离子掺杂浓度同样为5e13-7e13/cm³。更具体的，所述第一隔离层41及所述第二隔离层43可用于隔离和保护所述发射极层42，由于所述第一隔离层41及所述第二隔离层42拉高了所述发射区4的电阻，因此所述第一隔离层41及所述第二隔离层42还可使所述晶体管具有更高的击穿电压。可以理解，通过所述发射区采用外延的方式形成，相对于离子注入的方式，可使所述发射区的离子浓度及厚度更加精确的控制，进一步保障了本发明提出的晶体管的良好性能。

请参照附图6，执行步骤s04，在所述基区3远离所述发射区4一侧的外延层2区域内形成集电区5。具体的，在形成所述集电区5之前，所述方法还包括在所述外延层2远离所述基区3一侧的区域内通过第一注入形成第二导电类型集电极接触区51，所述集电极接触区51的掺杂浓度高于所述集电区5；所述集电区为轻掺杂，由于后续的电极与轻掺杂的集电区5的接触不够良好，因此这里改用重掺杂的集电极接触区51是为了提高接触性能；所述集电区5的形成步骤具体包括:在所述集电极接触区51与所述基区3之间的外延层2区域内做第二注入形成集电区5；具体的，所述集电区5及集电极接触区51均贯穿所述外延层2且一端与所述衬底1的第一表面相接触。更具体的，所述第一注入与所述第二注入的离子导电类型相同，所述第一注入的离子为磷离子，注入浓度在8e15-1e16之间，所述第二注入的离子同为磷离子，其注入浓度根据器件的击穿电压(bvcbo)的要求来定。所述第二注入用于降低所述基区3与所述集电极接触区51之间的外延层2的掺杂浓度，形成电连接所述基区3和集电极接触区51的所述集电区5，以便晶体管达到所需的击穿电压，并有效的减小了所述基区-集电区的集电结电容。

请参照附图7，进一步的，所述晶体管的制造方法还包括：在所述外延层上方生长介质层6及在所述介质层6上形成集电极71、基极71及发射极73；并将所述集电极71通过所述介质层6与所述集电极接触区51电连接，将所述基极71通过所述介质层6与所述基区3电连接；及将所述发射极73依次通过所述介质层6及第二隔离层43与所述发射极层42电连接。具体的，所述介质层6覆盖于所述基区3、发射区4、集电区5、集电极接触区51的上表面且所述介质层6形成有集电极接触孔及基极接触孔，所述介质层6及所述第二隔离层43上形成有发射极接触孔；所述集电极接触孔及所述基极接触孔均贯穿所述介质层6，所述发射极接触孔贯穿所述介质层6及第二隔离层43，所述集电极71通过所述介质层6上的集电极接触孔与高掺杂集区51电连接，所述基极72所述介质层6上的基极接触孔与基区3电连接，所述发射极73通过所述介质层6上的发射极接触孔与高掺杂发射极层42电连接。在本发明的一些实施方式中，所述介质层6可以为氧化硅、氮化硅、氮氧化硅、掺杂的硅酸盐玻璃或者低介电常数材料，所述低介电常数材料可以为掺杂的碳化硅等等，形成所述介质层的目的为对各个器件层之间进行隔离。所述集电极接触孔、基极接触孔及发射极接触孔分别位于所述集电极接触区51、基区3及发射极层42的上方，通过光刻及刻蚀等传统工艺形成。

更具体的，在形成所述第一导电类型的基区后，所述方法还包括：对所述外延层2的上表面进行平坦化操作。需要说明的是，在制造过程中，为了将所述基区沟槽完全填满，并获得一个平整的表面，在形成所述基区3之后，通常还会对所述外延层2的上表面进行平坦化操作，具体采用的是化学机械研磨的方式，所述化学机械研磨是本领域技术人员的惯用手段，在此不再赘述。

需要说明的是，所述晶体管可以是单边结构也可以是双边结构，也就是说，所述基区3、集电区5、集电极接触区51、集电极71、基极71、集电极接触孔及基极接触孔可以只形成于所述发射区的一侧，也可以对称形成于所述发射区4相对的两侧，即所述基区3、集电区5、集电极接触区51、集电极71、基极71、集电极接触孔或基极接触孔可以分别形成有位于所述发射区一侧的第一部分以及形成于所述发射区4另一侧的第二部分，在本实施方式中，所述晶体管为双边结构。

可以理解，通过上述方法所形成的晶体管，使所述发射极层42与所述基区3的接触界面在后面的制造工艺中无需经过如离子注入等工艺流程，因此发射极界面不会被破坏而保持良好，进而使本发明提供的晶体管具有稳定的放大系数；还通过所述第一隔离层41及第二隔离层43的设置，本发明提供的晶体管能获得更好的击穿电压。

实施例二：

请参阅图2，一种晶体管，基于实施例一中的制造方法制成，包括：第一导电类型的衬底1；第二导电类型的外延层2，生长在所述衬底1的第一表面；第一导电类型基区3，贯穿所述外延层2且一端与所述衬底1相连接；发射区4，形成于所述基区一侧的外延层区域内，所述发射区4包括在所述衬底1的第一表面向上依次形成的第一隔离层41，发射极层42以及第二隔离层43；及集电区5，形成于所述基区3另一侧的外延层2区域内。

可以理解，通过采用三层外延的结构，使所述发射极层42与所述基区3的接触界面在后面的制造工艺中无需经过如高温快速退火及离子注入等工艺流程，因此发射极界面不会被破坏而保持良好，进而使本发明提供的晶体管具有稳定的放大系数；还通过所述第一隔离层42及第二隔离层43的设置，使本发明提供的晶体管获得更好的击穿电压。

具体的，所述基区3一端与所述衬底1的连接方式可以为所述基区一端延伸进入所述衬底1内，也可以仅接触于所述衬底1的第一表面。

进一步的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。所述衬底1的材质可以为硅衬底、锗衬底或者锗硅衬底等，在本实施方式中，所述衬底1的材质优选为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。所述第一导电类型为p型，在本发明的一些实施方式中，所述衬底1的掺杂离子为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子。

进一步的，所述外延层2的材料与所述衬底的材料相同，当衬底1的材料为硅时，所述外延层2的材料也为硅，所述外延层2可以采用外延生长的方法形成在所述衬底1的第一表面上，所述外延层2通常为单晶结构且所述外延层2的掺杂类型与所述衬底1的掺杂类型相反，在本实施方式中，所述衬底1为p型掺杂，则所述外延层2为n型掺杂，在其他实施方式中，若所述衬底1为n型掺杂，所述外延层2为p型掺杂。所述外延层1的掺杂离子可以为磷、砷或锑等其他五价离子，在本实施方式中，所述外延层2的掺杂离子具体为磷离子。所述第二层22的掺杂浓度高于所述第一层21及第三层23，更具体的，所述第二层22的离子浓度为1e15-5e15/cm³，所述第一层21及所述第三层23的离子浓度为5e13-7e13/cm³。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为采用化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法。该方法将硅与掺杂元素喷射于所述衬底21之上从而依次形成第一层21、第二层22以及第三层23，在制成第一层21以后，制造第二层22及第三层23的过程中设备无需停顿，只需调节设备所喷射的掺杂元素的量即可改变所制造的第二层22及第三层23中掺杂元素的含量。

进一步的，所述基区3的形成方法包括:所述基区3的形成步骤具体包括：在所述外延层1形成基区沟槽(图未示)，所述基区沟槽贯穿所述外延层且一端延伸与所述衬底1相连接，在所述基区沟槽内通过外延生长法形成第一导电类型的基区3，具体的，所述基区沟槽一端与所述衬底1的连接方式可以为所述基区沟槽一端延伸进入所述衬底1内，也可以仅接触于所述衬底1的第一表面。具体的，形成所述基区沟槽的过程可以为：在所述外延层1上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述基区沟槽图形的掩膜版对光刻胶层进行曝光，再进行显影，得到具有所述基区沟槽图形的光刻胶层。以具有所述基区沟槽图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述基区沟槽的图形开口(图未示)。然后以具有所述基区沟槽图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述外延层2，在所述外延层2层内形成所述基区沟槽。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层(图未示)。具体的，所述外延生长法优选为采用化学汽相淀积方法(或称气相外延生长法)，与所述外延层2的形成方法一致，其具体方法和有益效果不再一一赘述。更具体的，所述基区沟槽的形状为条形结构，更具体的，所述基区沟槽的形状为条形结构，更具体的，所述基区沟槽的宽度视后续所述基区3的宽度决定，通常在通0.3-0.8um之间。更具体的，所述基区的掺杂浓度2e13-5e13/cm³之间。可以理解，通过光刻工艺来定义基区3的宽度可以实现对基区3宽度的精准控制，进而实现对所述晶体管的放大系数的精准控制。

需要说明的是，在制造过程中，为了将所述基区沟槽完全填满，并获得一个平整的表面，通常还会对所述外延层2的上表面进行平坦化操作，具体采用的是化学机械研磨的方式。所述化学机械研磨是本领域技术人员的惯用手段，在此不再赘述。

进一步的，所述发射区为所述基区3一侧的外延层区域，所述发射区4包括形成于所述第二层22区域内的发射极层42，形成于所述第一层21区域内的第一隔离层41以及形成于所述第三层23区域内的第二隔离层43；由于所述发射极层42、第一隔离层41及第二隔离层43分别为所述第二层22、第一层21及第三层23的部分区域，可以推出，所述第一隔离层41形成于所述发射极层42的第一表面与所述衬底1之间，所述第二隔离层44形成于所述发射极层42的第一表面相对的发射极层42的第二表面，所述发射极层42、第一隔离层41及第二隔离层44同样为n型磷元素掺杂，所述发射极层42的离子掺杂浓度同样为1e15-5e15/cm³，所述第一层21及所述第三层23的离子掺杂浓度同样为5e13-7e13/cm³。更具体的，所述第一隔离层41及所述第二隔离层43可用于隔离和保护所述发射极层42，由于所述第一隔离层41及所述第二隔离层43拉高了所述发射区4的电阻，因此所述第一隔离层41及所述第二隔离层43还可使所述晶体管具有更高的击穿电压。

进一步的，具体的，所述晶体管还包括在所述外延层2远离所述基区3一侧的区域内通过第一注入形成第二导电类型集电极接触区51，所述集电极接触区51的掺杂浓度高于所述集电区5；所述集电区为轻掺杂，由于后续的电极与轻掺杂的集电区5的接触不够良好，因此这里改用重掺杂的集电极接触区51是为了提高接触性能；其中所述集电区5的形成步骤具体包括:在所述集电极接触区51与所述基区3之间的外延层2区域内做第二注入形成集电区5；具体的，所述集电区5及集电极接触区51均贯穿所述外延层2且一端与所述衬底1的第一表面相接触。更具体的，所述第一注入与所述第二注入的离子导电类型相同，所述第一注入的离子为磷离子，注入浓度在

8e15-1e16之间，所述第二注入的离子同为磷离子，其注入浓度根据器件的击穿电压(bvcbo)的要求来定。所述第二注入用于降低所述基区3与所述集电极接触区51之间的外延层2的掺杂浓度，形成电连接所述基区3和集电极接触区51的所述集电区5，以便晶体管达到所需的击穿电压，并有效的减小了所述基区-集电区的集电结电容。

进一步的，所述晶体管还包括生长在所述外延层2上方的介质层6及形成在所述介质层6上形成集电极71、基极71及发射极73，所述集电极71通过所述介质层6与所述集电极接触区51电连接，所述基极71通过所述介质层6与所述基区3电连接；所述发射极73依次通过所述介质层6及第二隔离层43与所述发射极层42电连接。具体的，所述介质层6覆盖于所述基区3、发射区4、集电区5、集电极接触区51的上表面且所述形成有集电极接触孔(图未示)及基极接触孔(图未示)，所述介质层6及所述第二隔离层43上形成有发射极接触孔(图未示)；所述集电极接触孔及所述基极接触孔均贯穿所述介质层6，所述发射极接触孔贯穿所述介质层6及第二隔离层43，所述集电极71通过所述介质层6上的集电极接触孔与高掺杂集电区51电连接，所述基极72所述介质层6上的基极接触孔与基区3电连接，所述发射极73通过所述介质层6上的发射极接触孔与高掺杂发射极层42电连接。在本发明的一些实施方式中，所述介质层6可以为氧化硅、氮化硅、氮氧化硅、掺杂的硅酸盐玻璃或者低介电常数材料，所述低介电常数材料可以为掺杂的碳化硅等等，形成所述介质层的目的为对各个器件层之间进行隔离。所述集电极接触孔、基极接触孔及发射极接触孔分别位于所述集电极接触区51、基区3及发射极层42的上方，通过光刻及刻蚀等传统工艺形成。

需要说明的是，所述晶体管可以是单边结构也可以是双边结构，也就是说，所述基区3、集电区5、集电极接触区51、集电极71、基极71、集电极接触孔及基极接触孔可以只形成于所述发射区4的一侧，也可以对称形成于所述发射区4相对的两侧，即所述基区3、集电区5、集电极接触区51、集电极71、基极71、集电极接触孔或基极接触孔可以分别形成有位于所述发射区一侧的第一部分以及形成于所述发射区4另一侧的第二部分，在本实施方式中，所述晶体管为双边结构。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。