一种低电阻抗辐照VDMOS芯片的制造方法与流程

本发明涉及vdmos芯片技术领域，尤其涉及一种低电阻抗辐照vdmos芯片的制造方法。

背景技术：

作为功率开关，vdmos器件以其高开关速度、高耐压、低导通电阻、宽安全工作区以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动、节能灯等功率集成系统中，因此vdmos在电力电子的应用中占有举足轻重的作用，对vdmos器件的五里特性及电学特性研究与建模有着重要的学术意义和实际应用价值。vdmos器件在核辐照和空间辐照环境中大量应用，对其辐照效应的研究和辐照环境下的电学特性研究、建模以及应用有着重要的意义。

工作在空间系统中的电子器件，还会受到空间中大量的带电粒子及宇宙射线的影响，引发单粒子烧毁效应(seb)，使器件的参数及性能发生退化或失效。且传统的低电阻抗辐照vdmos芯片的制造方法制造出的vdmos芯片抗辐照性能较差，为此，我们提出了一种低电阻抗辐照vdmos芯片的制造方法。

技术实现要素：

本发明提供了一种低电阻抗辐照vdmos芯片的制造方法，目的在于在提高vdmos芯片的抗辐照性能和减弱单粒子烧毁效应。

为实现上述技术目的，达到上述技术效果，本发明是通过以下技术方案实现：

一种低电阻抗辐照vdmos芯片的制造方法，该低电阻抗辐照vdmos芯片的制造方法的具体步骤为：

步骤一：材料的选择和清洗：选取n型硅外延片，并对n型硅外延片进行清洗，n型硅外延片为n⁺区；

步骤二：缓冲层和n^-区的形成：先在n型硅外延片表面积淀一层半导体缓冲层，再在半导体缓冲层上积淀一层多晶硅，即n^-区；

步骤三：重参杂n⁺区和p⁺的形成：在n^-区的顶部左右两侧刻蚀掉相应位置的多晶硅，形成p基区，再分别在每个p基区中采用离子注入和推阱工艺形成重参杂n⁺区和p⁺区，且同时在形成重参杂n⁺区和p⁺区同时参杂形成若干个分压环；

步骤四：三层结构栅的形成：在完成步骤三后，在形成的器件顶部先用氮化栅氧化层工艺在600-1000℃条件下制备n2o氮化栅氧化层，再用氢氧合成氧化法在600-1000℃条件下制备的n2o氮化栅氧化层上制备氢氧合成栅氧化层，最后用氮化栅氧化层工艺在600-1000条件下在氢氧合成栅氧化层上制备n2o氮化栅氧化层，三层结构栅备完成后，在800℃和n2气氛下退火30min；

步骤五：晶片的形成：在硅片正面淀积金属形成源电极，在硅片背面淀积金属形成漏电极，完成芯片制造，并在芯片周围套接隔离保护环。

优选地，上述低电阻抗辐照vdmos芯片的制造方法中，所述步骤一中，n型硅外延片的清洗液为hf溶液，通过hf溶液清洗硅片表面，去除硅片表面的氧化层。

优选地，上述低电阻抗辐照vdmos芯片的制造方法中，所述步骤四中，第一层的氮化栅氧化层、氢氧合成栅氧化层和第二层氮化栅氧化层的厚度依次增加。

优选地，上述低电阻抗辐照vdmos芯片的制造方法中，所述步骤三中，分压环对称分布在p⁺区与三层结构栅连接处，且分压环为2-4对。

优选地，上述低电阻抗辐照vdmos芯片的制造方法中，所述步骤三中，p⁺区参杂浓度为10¹⁹cm^-3。

优选地，上述低电阻抗辐照vdmos芯片的制造方法中，所述步骤一中，n⁺区参杂浓度为10²⁰cm^-3。

优选地，上述低电阻抗辐照vdmos芯片的制造方法中，所述步骤二中，半导体缓冲层为n型半导体材料，且半导体缓冲层的参杂浓度为4.0×10¹⁷cm^-3。

优选地，上述低电阻抗辐照vdmos芯片的制造方法中，所述步骤二中，半导体缓冲层的厚度为4μm。

本发明的有益效果是：

本发明结构设计合理，第一：通过增加的半导体缓冲层可以减弱单粒子烧毁效应的产生，由于缓冲层n的存在，使得电场在n/⁺n处存在第二峰值，在同等电源漏电流下，电场曲线面积值更大，所以器件的最低耐压也就更大；

第二：通过将vdmos晶体管结构中的栅氧化层做成氮氧化层、h2-o2合成氧化层、氮氧化层的三层结构栅，可以改善vdmos器件的抗辐照能力；

第三：通过在vdmos器件的周围增加隔离保护环可以减少漏电流的产生；

第四：通过在扩散形成n⁺区和p⁺区的同时形成若干分压环，通过分压环提高vdmos器件表面电场，即提高击穿电压。

当然，实施本发明的任一产品并不一定需要同时达到以上的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的晶片结构示意图；

图2为本发明的方法流程图；

附图中，各标号所代表的部件列表如下：

1-漏电极、2-n⁺区、3-半导体缓冲层、4-n^-区、5-p基区、6-p⁺区、7-重参杂n⁺区、8-三层结构栅、9-栅极、10-源电极。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1-2所示，本实施例为一种低电阻抗辐照vdmos芯片的制造方法，该低电阻抗辐照vdmos芯片的制造方法的具体步骤为：

步骤一：材料的选择和清洗：选取n型硅外延片，并对n型硅外延片进行清洗，n型硅外延片为n⁺区2，n型硅外延片的清洗液为hf溶液，通过hf溶液清洗硅片表面，去除硅片表面的氧化层；

步骤二：缓冲层和n^-区的形成：先在n型硅外延片表面积淀一层半导体缓冲层3，再在半导体缓冲层3上积淀一层多晶硅，即n^-区4，半导体缓冲层为n型半导体材料，且半导体缓冲层的参杂浓度为4.0×10¹⁷cm^-3，半导体缓冲层的厚度为4μm；

步骤三：重参杂n⁺区和p⁺的形成：在n^-区4的顶部左右两侧刻蚀掉相应位置的多晶硅，形成p基区5，再分别在每个p基区5中采用离子注入和推阱工艺形成重参杂n⁺区7和p⁺区6，且同时在形成重参杂n⁺区7和p⁺区6同时参杂形成若干个分压环，分压环对称分布在p⁺区6与三层结构栅8连接处，且分压环为2-4对，p⁺区参杂浓度为10¹⁹cm^-3；

步骤四：三层结构栅的形成：在完成步骤三后，在形成的器件顶部先用氮化栅氧化层工艺在600-1000℃条件下制备n2o氮化栅氧化层，再用氢氧合成氧化法在600-1000℃条件下制备的n2o氮化栅氧化层上制备氢氧合成栅氧化层，最后用氮化栅氧化层工艺在600-1000条件下在氢氧合成栅氧化层上制备n2o氮化栅氧化层，三层结构栅8备完成后，在800℃和n2气氛下退火30min，第一层的氮化栅氧化层、氢氧合成栅氧化层和第二层氮化栅氧化层的厚度依次增加；

步骤五：晶片的形成：在硅片正面淀积金属形成源电极10，在硅片背面淀积金属形成漏电极1，完成芯片制造。

本发明通过在n⁺区和n^-区增加半导体缓冲层，由于缓冲层n的存在，使得电场在n/⁺n处存在第二峰值，在同等电源漏电流下，电场曲线面积值更大，所以器件的最低耐压也就更大，通过增加的半导体缓冲层可以减弱单粒子烧毁效应的产生，通过将vdmos晶体管结构中的栅氧化层做成氮氧化层、h2-o2合成氧化层、氮氧化层的三层结构栅，可以改善vdmos器件的抗辐照能力，通过在vdmos器件的周围增加隔离保护环可以减少漏电流的产生，通过在扩散形成n⁺区和p⁺区的同时形成若干分压环，通过分压环提高vdmos器件表面电场，即提高击穿电压。

在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。