一种具有空气桥的半导体器件及其制作方法与流程

本发明涉及半导体器件制作技术领域，更为具体的说，涉及一种具有空气桥的半导体器件及其制作方法。

背景技术：

在太赫兹应用系统的开发过程中，关键点之一是室温工作、小体积、低功耗、且高输出功率的太赫兹固态源的研制。利用量子隧穿效应产生的负微分电阻(negativedifferentialresistance，ndr)振荡输出太赫兹波的共振隧穿二极管(resonanttunnelingdiode，rtd)，由于其具有体积小、易集成、高速、低功耗、及用少量器件完成多种逻辑功能等特性，成为太赫兹微系统中太赫兹固态源开发的热点之一。

基于共振隧穿二极管的太赫兹源研制早期主要基于gaas体系材料，但受限于材料特性，器件功率仅到微瓦量级，极大的限制了其实际应用；相较而言，gan体系材料具有禁带可调范围宽、高电子饱和速度、良好的热稳定性等特性，理论上ganrtd可实现毫瓦量级的功率输出，成为提升rtd太赫兹源性能的有效途径之一。

目前，报道的gan体系材料的rtd器件的实验性能不如gaas体系材料的rtd，远未达到理论预期，一方面是因为氮化物材料体系异质结构的强极化效应，及材料外延技术不成熟产生的高密度缺陷导致的电荷积累效应等，使得gan体系材料的rtd器件性能退化；另一方面，ganrtd主要是平面型或台面型结构，这是由于氮化物材料很难采用湿法腐蚀的方式进行器件结构的制作，其主要依赖干法刻蚀，故而多用工艺流程相对简单的台面或平面结构设计。因此，开发一种流程简洁、易操作的低损耗空气桥结构ganrtd的工艺方法，成为提升ganrtd器件及相应太赫兹振荡源性能的关键之一。

技术实现要素：

有鉴于此，本发明提供了一种具有空气桥的半导体器件及其制作方法，具有空气桥的半导体器件显著降低了器件寄生效应引入的损耗，提升了半导体器件的频率和功率特性；并且，采用双掩膜层剥离技术和加厚电极层的方式制作半导体器件的电极结构，在保证制作的空气沟槽处空气桥稳定的基础上，简化了制作半导体器件的流程。

为实现上述目的，本发明提供的技术方案如下：

一种具有空气桥的半导体器件的制作方法，包括：

提供一衬底结构，所述衬底结构包括衬底和位于所述衬底上的外延子结构，所述外延子结构被空气沟槽分割为第一台面和第二台面，所述第一台面背离所述衬底一侧表面包括发射极区和收集极区，及所述第二台面背离所述衬底一侧表面包括收集极焊盘区；

沉积钝化膜覆盖所述衬底结构在所述外延子结构一侧的裸露面；

在所述钝化膜背离所述衬底一侧形成第一掩膜层，所述第一掩膜层对应所述发射极区、所述收集极区和所述收集极焊盘区的区域为镂空区域；

刻蚀所述钝化膜对应所述第一掩膜层的镂空区域的部分，以裸露所述发射极区、所述收集极区和所述收集极焊盘区；

在所述第一掩膜层背离所述衬底一侧形成第一电极层；

在所述第一电极层背离所述衬底一侧形成第二掩膜层，所述第二掩膜层对应所述发射极区、所述收集极区和所述收集极焊盘区的区域为镂空区域，且对应所述第一电极层中过所述空气沟槽而连接所述收集极区和所述收集极焊盘区的部分的区域为镂空区域；

在所述第二掩膜层的镂空区域处形成第二电极层；

采用剥离技术去除所述第一掩膜层和所述第二掩膜层，同时去除所述第一电极层位于第一掩膜层和所述第二掩膜层交叠区域的部分。

可选的，刻蚀所述钝化膜对应所述第一掩膜层的镂空区域的部分，包括：

采用干法刻蚀工艺去除所述钝化膜对应所述第一掩膜层的镂空区域的部分，且去除所述第一掩膜层的表层处的变质材料。

可选的，所述第二掩膜层对应所述发射极区的镂空区域，在所述第一掩膜层对应所述发射极区的镂空区域的范围内；

和/或，所述第二掩膜层对应所述收集极区的镂空区域，在所述第一掩膜层对应所述收集极区的镂空区域的范围内；

和/或，所述第二掩膜层对应所述收集极焊盘区的镂空区域，在所述第一掩膜层对应所述收集极焊盘区的镂空区域的范围内。

可选的，所述发射极区包括朝向所述收集极焊盘区的开口，所述收集极区位于发射极区的开口范围内。

可选的，所述第二掩膜层的覆盖区域，包括所述发射极区在其开口两侧的区域。

可选的，所述第一掩膜层和所述第二掩膜层均为光刻胶层，其中，所述剥离技术为双层胶电极剥离技术。

可选的，所述衬底结构的制作方法包括：

提供所述衬底；

在所述衬底上依次叠加形成第一掺杂层、有源层和第二掺杂层；

在所述第二掺杂层背离所述衬底一侧形成第三掩膜层，所述第三掩膜层对应覆盖所述收集极区和所述收集极焊盘区；

在所述第三掩膜层的镂空区域处进行刻蚀裸露所述第一掺杂层后，去除所述第三掩膜层；

在所述第二掺杂层背离所述衬底一侧形成第四掩膜层，所述第四掩膜层对应所述空气沟槽处为镂空区域；

在所述第四掩膜层的镂空区域处进行刻蚀裸露所述衬底后，去除所述第四掩膜层。

可选的，在所述第三掩膜层的镂空区域处进行刻蚀，及在所述第四掩膜层的镂空区域处进行刻蚀均采用干法刻蚀工艺。

相应的，本发明还提了一种具有空气桥的半导体器件，所述具有空气桥的半导体器件采用上述的具有空气桥的半导体器件的制作方法制作而成。

可选的，所述具有空气桥的二极管为共振隧穿二极管。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供了一种具有空气桥的半导体器件及其制作方法，在半导体器件中制作空气桥样式的电极，进而保证具有空气桥的半导体器件显著降低了器件寄生效应引入的损耗，提升了半导体器件的频率和功率特性。

并且，本发明提供的技术方案，通过在第二掩膜层的镂空区域处形成第二电极层，进而与第一电极层叠加使得电极结构厚度增加，以及，采用剥离技术去除第掩膜层和第二掩膜层的同时，去除第一电极层在第一掩膜层和第二掩膜层交叠区域的部分，最终形成半导体器件的电极结构；其中，采用双掩膜层剥离技术和加厚电极层的方式制作半导体器件的电极结构，在保证制作的空气沟槽处空气桥稳定的基础上，简化了制作半导体器件的流程。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种具有空气桥的半导体器件的制作方法的流程图；

图2为本申请实施例提供的另一种具有空气桥的半导体器件的制作方法的流程图；

图3a-图3m为图2中各个步骤对应的结构的俯视图；

图4a-图4m为图2中各个步骤对应的结构的切面图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，目前报道的gan体系材料的rtd器件的实验性能不如gaas体系材料的rtd，远未达到理论预期，一方面是因为氮化物材料体系异质结构的强极化效应，及材料外延技术不成熟产生的高密度缺陷导致的电荷积累效应等，使得gan体系材料的rtd器件性能退化；另一方面，ganrtd主要是平面型或台面型结构，这是由于氮化物材料很难采用湿法腐蚀的方式进行器件结构的制作，其主要依赖干法刻蚀，故而多用工艺流程相对简单的台面或平面结构设计。因此，开发一种流程简洁、易操作的低损耗空气桥结构ganrtd的工艺方法，成为提升ganrtd器件及相应太赫兹振荡源性能的关键之一。

基于此，本申请实施例提供了一种具有空气桥的半导体器件及其制作方法，具有空气桥的半导体器件显著降低了器件寄生效应引入的损耗，提升了半导体器件的频率和功率特性；并且，采用双掩膜层剥离技术和加厚电极层的方式制作半导体器件的电极结构，在保证制作的空气沟槽处空气桥稳定的基础上，简化了制作半导体器件的流程。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图4m对本申请实施例提供的技术方案进行详细的描述。

参考图1所示，为本申请实施例提供的一种具有空气桥的半导体器件的制作方法的流程图，其中，制作方法包括：

s1、提供一衬底结构，所述衬底结构包括衬底和位于所述衬底上的外延子结构，所述外延子结构被空气沟槽分割为第一台面和第二台面，所述第一台面背离所述衬底一侧表面包括发射极区和收集极区，及所述第二台面背离所述衬底一侧表面包括收集极焊盘区；

s2、沉积钝化膜覆盖所述衬底结构在所述外延子结构一侧的裸露面；

s3、在所述钝化膜背离所述衬底一侧形成第一掩膜层，所述第一掩膜层对应所述发射极区、所述收集极区和所述收集极焊盘区的区域为镂空区域；

s4、刻蚀所述钝化膜对应所述第一掩膜层的镂空区域的部分，以裸露所述发射极区、所述收集极区和所述收集极焊盘区；

s5、在所述第一掩膜层背离所述衬底一侧形成第一电极层；

s6、在所述第一电极层背离所述衬底一侧形成第二掩膜层，所述第二掩膜层对应所述发射极区、所述收集极区和所述收集极焊盘区的区域为镂空区域，且对应所述第一电极层中过所述空气沟槽而连接所述收集极区和所述收集极焊盘区的部分的区域为镂空区域；

s7、在所述第二掩膜层的镂空区域处形成第二电极层；

s8、采用剥离技术去除所述第一掩膜层和所述第二掩膜层，同时去除所述第一电极层位于第一掩膜层和所述第二掩膜层交叠区域的部分。

由上述内容可知，本申请实施例提供的技术方案，在半导体器件中制作空气桥，进而保证具有空气桥的半导体器件显著降低了器件寄生效应引入的损耗，提升了半导体器件的频率和功率特性。

以及，本申请实施例提供的技术方案，通过在第二掩膜层的镂空区域处形成第二电极层，进而与第一电极层叠加使得电极结构厚度增加，以及，采用剥离技术去除第掩膜层和第二掩膜层的同时，去除第一电极层在第一掩膜层和第二掩膜层交叠区域的部分，最终形成半导体器件的电极结构；其中，采用双掩膜层剥离技术和加厚电极层的方式制作半导体器件的电极结构，在保证制作的空气沟槽处空气桥稳定的基础上，简化了制作半导体器件的流程。

如图2所示，为本申请实施例提供的另一种具有空气桥的半导体器件的制作方法的流程图，其中，具体描述了本申请实施例适用的一种衬底结构的制作过程，其中，半导体器件的制作方法包括：

首先制作衬底结构，其中，所述衬底结构的制作方法包括：

s11、提供所述衬底；

s12、在所述衬底上依次叠加形成第一掺杂层、有源层和第二掺杂层；

s13、在所述第二掺杂层背离所述衬底一侧形成第三掩膜层，所述第三掩膜层对应覆盖所述收集极区和所述收集极焊盘区；

s14、在所述第三掩膜层的镂空区域处进行刻蚀裸露所述第一掺杂层后，去除所述第三掩膜层；

s15、在所述第二掺杂层背离所述衬底一侧形成第四掩膜层，所述第四掩膜层对应所述空气沟槽处为镂空区域；

s16、在所述第四掩膜层的镂空区域处进行刻蚀裸露所述衬底后，去除所述第四掩膜层。

而后继续制作半导体器件的电极结构，包括：

s2、沉积钝化膜覆盖所述衬底结构在所述外延子结构一侧的裸露面；

s3、在所述钝化膜背离所述衬底一侧形成第一掩膜层，所述第一掩膜层对应所述发射极区、所述收集极区和所述收集极焊盘区的区域为镂空区域；

s4、刻蚀所述钝化膜对应所述第一掩膜层的镂空区域的部分，以裸露所述发射极区、所述收集极区和所述收集极焊盘区；

s5、在所述第一掩膜层背离所述衬底一侧形成第一电极层；

s6、在所述第一电极层背离所述衬底一侧形成第二掩膜层，所述第二掩膜层对应所述发射极区、所述收集极区和所述收集极焊盘区的区域为镂空区域，且对应所述第一电极层中过所述空气沟槽而连接所述收集极区和所述收集极焊盘区的部分的区域为镂空区域；

s7、在所述第二掩膜层的镂空区域处形成第二电极层；

s8、采用剥离技术去除所述第一掩膜层和所述第二掩膜层，同时去除所述第一电极层位于第一掩膜层和所述第二掩膜层交叠区域的部分。

下面结合结构图3a-结构图3m、及结构图4a-结构图4m对本申请实施例提供的技术方案进行更详细的描述，图3a-图3m为图2中各个步骤相应的结构的俯视图，图4a-图4m为图2中各个步骤相应的结构的切面图。需要说明的是，本申请实施例提供的具有空气桥的半导体器件可以为共振隧穿二极管，下面以共振隧穿二极管为例对制作过程进行详细描述。

结合图3a和图4a所示，对应步骤s11，提供一衬底110。

在本申请一实施例中，本申请提供的衬底可以为蓝宝石衬底、自支撑gan同质衬底、硅衬底等，对此本申请不做具体限制。

结合图3b和图4b所示，对应步骤s12，在衬底110上依次叠加形成第一掺杂层120、有源层130和第二掺杂层140。

在本申请一实施例中，本申请提供的第一掺杂层和第二掺杂层的材质可以为gan或algan，且第一掺杂层和第二掺杂层的厚度范围可以为100nm-500nm，包括端点值。其中，第一掺杂层和第二掺杂层可以为n+掺杂，且掺杂浓度不小于1*10¹⁹cm^-3。

本申请实施例提供的有源层可以包括依次叠加的发射极隔离层、发射极势垒层、势阱层、收集极势垒层和收集极隔离层。其中，发射极隔离层的材质与第一掺杂层材质相同，收集极隔离层的材质与第二参杂层的材质相同，且发射极隔离层和收集极隔离层的厚度范围可以为5nm-30nm，包括端点值。发射极势垒层和收集极势垒层的材质可以为aln或algan，其厚度范围可以为1nm-8nm，包括端点值。以及，势阱层的材质可以为gan或ingan，其厚度范围可以为1nm-8nm，包括端点值。

在本申请一实施例中，本申请提供的有源层为双势垒结构的量子有源层，其厚度范围可以为13nm-84nm，包括端点值。

结合图3c和图4c所示，对应步骤s13，在第二掺杂层140背离衬底110一侧形成第三掩膜层151，第三掩膜层151对应覆盖收集极区和收集极焊盘区。

在本申请一实施例中，可以采用光刻工艺形成第三掩膜层。其中，在形成第三掩膜层之前可以采用金属腐蚀液浸泡去除结构表面残留金属，而后通过有机超声清洗并吹干结构表面；此后，在第二掺杂层背离衬底一侧表面旋涂第三光刻胶层，其厚度可以为1.5μm-3μm，包括端点值，旋涂时转速可以为4000转/秒，第三光刻胶层厚度根据匀胶时间控制，然后通过掩膜板对第三光刻胶层进行曝光显影，曝光时间可以为3.5s-7s，包括端点值，及显影时间可以为40s-80s，包括端点值，以形成第三掩膜层的图案。

结合图3d和图4d所示，对应步骤s14，在第三掩膜层151的镂空区域处进行刻蚀裸露处第一掺杂层120，然后去除第三掩膜层151。

在本申请一实施例中，本申请提供的刻蚀过程可以采用干法刻蚀工艺，其中，采用感应耦合离子刻蚀在第三掩膜层的镂空区域处进行刻蚀并去除第三掩膜层。由于第三掩膜层的镂空区域对应空气沟槽处和发射极区，故而，在第三掩膜层的镂空区域刻蚀完毕并去除第三掩膜层后，可以得到第一台面的发射极区和收集极区、第二台面的收集极焊盘区和初始空气沟槽。

在本申请一实施例中，第一台面和第二台面之间的间距可以在15μm-50μm，包括端点值。以及，刻蚀后的第一掺杂层的发射极区处与有源层之间的垂直距离可以为50nm-100nm，包括端点值；同样的，由于空气沟槽未完全形成，初始空气沟槽处结构的表面即第一掺杂层在空气沟槽处刻蚀后的表面，其与有源层之间的垂直距离可以为50nm-100nm，包括端点值。

结合图3e和图4e所示，对应步骤s15，在第二掺杂层140背离衬底110一侧形成第四掩膜层152，第四掩膜层152对应空气沟槽处150为镂空区域。

在本申请一实施例中，第四掩膜层为光刻胶层。其中，在第二掺杂层背离衬底一侧旋涂第四光刻胶层，其光刻工艺参数可以与第三光刻胶层制作时工艺参数一致。

此外，本申请实施例提供的第四掩膜层对应第一台面和第二台面四周的区域同样可以为镂空区域，对此需要根据实际应用进行具体设计。

参考图3f和图4f所示，对应步骤s16，在第四掩膜层152的镂空区域处进行刻蚀裸露衬底110后，去除第四掩膜层152。

在本申请一实施例中，可以采用干法刻蚀工艺对第四掩膜层的镂空区域处进行刻蚀。其中，采用感应耦合离子刻蚀对第四掩膜层的镂空区域处进行干法刻蚀并去除第四掩膜层，其中，刻蚀完毕时第四掩膜层的镂空区域处裸露衬底而得到空气沟槽150，空气沟槽150将第一台面和第二台面彻底分割，使得第一台面和第二台面之间绝缘。

以及，在去除第四掩膜层后，得到外延子结构，其中外延子结构包括有第一台面的发射极区111和收集极区112，及第二台面的收集极焊盘区113，以及位于第一台面和第二台面之间的空气沟槽150。

本申请实施例提供的技术方案，在所述第三掩膜层的镂空区域处进行刻蚀，及在所述第四掩膜层的镂空区域处进行刻蚀均采用干法刻蚀工艺，对此本申请不做具体限制。

结合图3g和图4g所示，对应步骤s2，沉积钝化膜160覆盖衬底结构在外延子结构一侧的裸露面。

在本申请一实施例中，沉积钝化膜覆盖外延子结构及衬底在同侧的裸露表面，具体为覆盖衬底朝向外延子结构一侧表面、第一台面的表面和侧面及第二台面的表面和侧面。

本申请实施例提供的钝化膜可以采用感应后耦合离子-化学气相沉积进行制备，将衬底结构放入设备的真空腔中，可以在75摄氏度以下生长大于200nm的sio2或si3n4材质的钝化膜，以包裹衬底朝向外延子结构一侧裸露表面、第一台面和第二台面，进而保护有源层。

结合图3h和图4h所示，对应步骤s3，在钝化层160背离衬底一侧形成第一掩膜层153，第一掩膜层153对应发射极区、收集极区和收集极焊盘区的区域为镂空区域。

在本申请一实施例中，本申请实施例提供的第一掩膜层可以为光刻胶层。其中，在钝化膜背离衬底一侧旋涂第一光刻胶层，第一光刻胶层的厚度范围可以为2μm-3μm(包括端点值)，将第一光刻胶层的厚度做大，保证后续光刻胶易于剥离；其中，根据衬底上外延子结构的厚度设计选取最优的第一光刻胶层的厚度，以确保在第一光刻胶层填充空气沟槽处后、且最终制作得的半导体器件的空气桥的拱高不会过高，保证寄生损耗低。而后通过掩膜板进行曝光显影，得到镂空区域对应发射极区、收集极区和收集极焊盘区的第一掩膜层。

结合图3i和图4i所示，对应步骤s4，刻蚀钝化膜160对应第一掩膜层153的镂空区域的部分，以裸露发射极区、收集极区和收集极焊盘区。

在本申请一实施例中，可以采用干法刻蚀工艺对第一掩膜层的镂空区域处进行刻蚀。其中，采用感应耦合离子刻蚀或反应离子刻蚀机对第一掩膜层的镂空区域处的钝化膜进行刻蚀，将发射极区、收集极区和收集极焊盘区裸露。

进一步的，本申请实施例提供的刻蚀所述钝化膜对应所述第一掩膜层的镂空区域的部分，包括：

采用干法刻蚀工艺去除所述钝化膜对应所述第一掩膜层的镂空区域的部分，且去除所述第一掩膜层的表层处的变质材料。其中，在第一掩膜层为光刻胶层时，可以采用等离子体除胶机在惰性气体环境下，短时间处理外延子结构侧的表面，将第一掩膜层的变质的光刻胶去除，有利于最后进行剥离。

结合图3j和图4j所示，对应步骤s5，在第一掩膜层153背离衬底110一侧形成第一电极层171。

在本申请一实施例中，保留第一掩膜层，而后在第一掩膜层背离衬底一侧采用电子束蒸发或磁控溅射工艺制作第一电极层。本申请实施例提供的第一电极层可以为多个金属层的叠层，其中，可以依次为ti层(厚度范围为20nm-30nm，包括端点值)、al层(厚度范围为140nm-180nm，包括端点值)、ni层(厚度范围为30nm-50nm，包括端点值)和au层(厚度范围为不小于200nm)。

结合图3k和图4k所示，对应步骤s6，在第一电极层171背离衬底110一侧形成第二掩膜层154，第二掩膜层154对应发射极区、收集极区和收集极焊盘区的区域为镂空区域，且第二掩膜层154对应第一电极层171过空气沟槽150而连接收集极区和收集极焊盘区的部分(空气桥包括的第一电极层的部分171a)的区域为镂空区域。

在本申请一实施例中，本申请提供的第二掩膜层可以为光刻胶层，其中，在第一电极层背离衬底一侧旋涂第二光刻胶层，第二光刻胶层的厚度范围可以为1.5μm-2μm(包括端点值)，第二光刻胶层的厚度略大于第二电极层的厚度，便于后续的掩膜剥离；而后对第二光刻胶层进行曝光显影，形成对应发射极区、收集极区、收集极焊盘区和空气桥的区域均为镂空区域。

为了后续降低剥离工艺的难度，本申请实施例提供的所述第二掩膜层对应所述发射极区的镂空区域，在所述第一掩膜层对应所述发射极区的镂空区域的范围内，两者之间的距离可以为5μm-10μm，包括端点值；

和/或，所述第二掩膜层对应所述收集极区的镂空区域，在所述第一掩膜层对应所述收集极区的镂空区域的范围内，两者之间的距离可以为5μm-10μm，包括端点值；

和/或，所述第二掩膜层对应所述收集极焊盘区的镂空区域，在所述第一掩膜层对应所述收集极焊盘区的镂空区域的范围内，两者之间的距离可以为5μm-10μm，包括端点值。

进一步的，在本申请实施例提供的所述发射极区包括朝向所述收集极焊盘区的开口时，所述收集极区位于发射极区的开口范围内，其中，本申请实施例提供的形成于第一掺杂层背离衬底一侧、且对应发射极区的发射极同样可以制作为具有开口的发射极。以及，为了降低后续剥离工艺的难度，本申请实施例提供的第一掩膜层的镂空区域与发射极区的尺寸一致，以及，本申请实施例提供的所述第二掩膜层的覆盖区域，包括所述发射极区在其开口两侧的区域。

结合图3l和图4l所示，对应步骤s7，在第二掩膜层154的镂空区域处形成第二电极层172。

可以理解的，在第二掩膜层的镂空区域处形成第二电极，即将电极结构的厚度增大，亦即将发射极区的发射极、收集极区的收集极、收集极焊盘区的收集极焊盘和空气桥的厚度增大。其中，本申请实施例提供的第二电极层的厚度可以为1μm-2μm，包括端点值。

结合图3m和图4m所示，对应步骤s8，采用剥离技术去除第一掩膜层153和第二掩膜层154，同时去除第一电极层171位于第一掩膜层153和第二掩膜层154的交叠区域的部分。

可以理解的，采用剥离技术去除第一掩膜层和第二掩膜层，同时能够将第一掩膜层和第二掩膜层交叠处的第一电极层的部分电极去除，进而最终得到发射极区的发射极、收集极区的收集极、收集极焊盘区的收集极焊盘和空气桥170。

在本申请一实施例中，本申请提供的所述第一掩膜层和所述第二掩膜层均为光刻胶层，其中，所述剥离技术为双层胶电极剥离技术。其中，将衬底结构浸泡在丙酮溶液中超声10s-20s，包括端点值；而后将溶液的温度加热至60℃-80℃，包括端点值，并在其中放置30min-60min，包括端点值，随后双层胶交叠处的第一电极层的部分会随光刻胶的溶解而剥离，最终得到发射极区的发射极、收集极区的收集极、收集极焊盘区的收集极焊盘和连接收集极和收集极焊盘的空气桥。

可以理解的，本申请实施例提供的技术方案首先形成了一第一电极层，而后形成了第二电极层，故而，本申请实施例最终之最的发射极、收集极、收集极焊盘和空气桥均为各自对应第一电极层的部分和第二电极层的部分的叠层结构。

相应的，本申请实施例还提了一种具有空气桥的半导体器件，所述具有空气桥的半导体器件采用上述任意一实施例提供的具有空气桥的半导体器件的制作方法制作而成。

在本申请一实施例中，本申请提供的所述具有空气桥的二极管为共振隧穿二极管，其可以为氮化物共振隧穿二极管。

本申请实施例提供了一种具有空气桥的半导体器件及其制作方法，在半导体器件中制作空气桥，进而保证具有空气桥的半导体器件显著降低了器件寄生效应引入的损耗，提升了半导体器件的频率和功率特性。

并且，本申请实施例提供的技术方案，通过在第二掩膜层的镂空区域处形成第二电极层，进而与第一电极层叠加使得电极结构厚度增加，以及，采用剥离技术去除第掩膜层和第二掩膜层的同时，去除第一电极层在第一掩膜层和第二掩膜层交叠区域的部分，最终形成半导体器件的电极结构；其中，采用双掩膜层剥离技术和加厚电极层的方式制作半导体器件的电极结构，在保证制作的空气沟槽处空气桥稳定的基础上，简化了制作半导体器件的流程。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。