一种GaN基高压整流共振隧穿二极管的制作方法
本发明涉及化合物半导体量子器件技术领域，具体是一种gan基高压整流共振隧穿二极管(hvrrtd)。
背景技术：
对于常规gan/algan共振隧穿二极管(rtd)器件，由于gan/algan势垒层的自发极化效应和在外加电压作用下的压电极化效应显著，在gan/algan势垒层中将形成极化电场。由于受gan/algan材料内在结构及其表面外延生长动力学等因素制约，对于c面向外延生长，外延生长高质量gan/algan纳米薄膜，其初始极性面与终了极性面相同。如果gan基底上表面为c面，即ga表面极性，则algan势垒层中的极化电场方向与器件外加电场方向相同，会增强rtd器件的共振隧穿效应，有利于比势垒层在无极化效应条件下、在较低偏置电压下获得较强的负微分电阻(ndr)伏安特性，即具有较高的峰值/谷值电流密度；而如果gan基底上表面为c面，即n表面极性，则algan势垒层中的极化电场方向与器件外加电场方向相反，会抑制和破坏rtd器件的共振隧穿效应，很难在5vdc偏置电压以下获得明显的可实用负微分电阻(ndr)伏安特性。而且，由于极化效应的影响，gan基对称多量子阱(mqw)结构rtd的rt特性关于i-v平面的坐标原点不对称。故此，常规gan/algan共振隧穿二极管(rtd)器件通常采用上表面为c面的gan基底，在0-3vdc偏置电压范围可获得明显共振隧穿特性，可面向3vdc/脉冲电源多值逻辑电路或者模拟电路应用。
常规半导体器件或集成电路的片上esd保护主要有四种常用方案：
(1)反串连(又称堆叠)硅普通二极管保护电路；
这种方案主要是利用反偏二极管在受到反向高压脉冲冲击时的稳压泄流特性和反向低压下的高阻特性、正想低压下的低阻钳位特性相结合，防止所保护的电路或者器件免于高压应力破坏。在没有高压静电放电冲击激励条件下，所保护的电路或者器件正常工作时，保护二极管处于低压阻断太，只有极低的泄漏电流，对其正常工作的影响微乎其微。当引脚信号翻转瞬间出现二极管正偏时，正偏的二极管会将对应引脚峰值电位钳位在略高于电源电位或者略低于地电位幅度，不影响所保护的电路或者器件正常工作。在出现高压静电放电冲击情况下，其中一个二极管稳压导通，将对应引脚峰值电位钳位在电源电位+稳定电压幅度或者地电位-稳定电压幅度。(如果引脚处的堆叠普通二极管与芯片中其他部分的某些pn结是同步制备的，且偏置方向相同，那么这些pn结也将会出现类似的状态。)故其主要缺点体现在两个方面，一方面因其稳定电压较高，稳定电流大导致放电过程功耗高，容易导致局部温升过高而烧毁芯片，不适用于阻断电压较高的器件和电路esd保护应用；另一方面其只能实现部分保护，其所保护的电路或者器件内部某些区域仍然会受到高压静电放电冲击。
(2)可控硅器件(scr/又称晶闸管)保护电路；
这种方案采用的scr器件需要4层3结以上的半导体器件结构，例如pnpn/npnp/pnpnp/npnpn等结构，利用这种结构中寄生双/多晶体管内在正反馈互联结构，结合必要的触发导通模式，实现所保护电路或者器件正常工作时scr器件不触发导通，呈现高阻态；而当出现高压静电放电冲击时，scr将被迅速触发导通，此时其将处于低压大电流疏运模式，可以以较低的功耗、更快的速度限制静电幅度，泄放静电电荷，适用于较宽阻断电压范围器件和电路的esd保护。其主要缺点是scr器件尺寸比较大，需要配备适当的触发控制电路，制备4层3结以上的半导体器件结构，故此制备工艺成本较高。
(3)栅极接地n沟道金属-氧化物-半导体场效应晶体管(ggnmosfet)保护电路；
这种ggnmosfet器件的特性有点类似于scr的特性，主要区别在于：一方面，其器件尺寸较小，阻断电压较低，触发导通后的电压回退幅度较小，所以导通压降较高；另一方面，其结构和工艺与先进小尺寸cmos工艺完全兼容，工艺成本较低。
(4)硅基横向双扩散金属-氧化物-半导体场效应晶体管(ldmos)保护电路。
ldmos器件阻断电压高，通态压降比scr和ggnmosfet低，属于电压驱动型，需要配置必要的驱动电路，开启迅速，不过电流密度较低，器件占芯片面积较大。所以，ldmos器件比较适用于高压电路的低功耗esd保护。
上述esd保护方案所采用的核心保护器件均为硅基器件，虽然广泛应用于硅基集成器件和电路的esd保护，却因为工艺兼容性问题难以直接用于gan基集成器件和集成路的esd保护。
本发明针对上述不足，利用量子尺寸效应、能带工程方法、异质结量子阱结构与极化场联合量子调控电子疏运方法，采用分子束外延(mbe)生长或者金属有机化学汽相淀积(mocvd)外延生长(c/c)表面高质量纤锌矿gan材料基底；如附图1所示为纤锌矿四轴坐标系，即以a1，a2，a3和c轴为四个坐标轴构成四轴坐标系表征的三维空间，所得(c/c)面gan基底的初始晶向为竖直方向范围经过后续mbe或者mocvd依次外延生长n+-in0.07ga0.93n、i-in0.07ga0.93n、i-algan、i-in0.14ga0.86n、i-gan、i-in0.21ga0.89n、n+-in0.21ga0.89n，然后依次刻蚀n+-in0.21ga0.89n、i-in0.21ga0.89n、i-gan、i-in0.14ga0.86n、i-algan、i-in0.07ga0.93n、n+-in0.07ga0.93n，接着淀积金属薄膜并反刻蚀金属薄膜制备出一种具有一个方向较高电压阻断特性，而另一个方向则具有低压大电流疏运特性的gan基高压整流rtd(hvrrtd)器件，该种器件的结构图如附图2所示。这种hvrrtd器件非常适用于gan基集成器件和集成路的esd保护，能更在0.84μs内完成±2000vesd，esd保护电路拓扑如附图3所示，从而使得所保护集成器件或者路免于esd损坏。
技术实现要素：
本发明的目的在于提供一种gan基高压整流共振隧穿二极管。
本发明包括
基底为厚度102-103μm的i-gan层、集电区层为10-2-100μm厚的n+-in0.07ga0.93n层、第一隔离层为100-101nm厚的i-in0.07ga0.93n层、第一势垒层为1.5-6nm厚的i-al0.1gan层、量子阱层为1.5-3nm厚的i-in0.14ga0.86n层、第二势垒层为1.5-6nm厚的i-gan层、第二隔离层为0-101nm厚的i-in0.21ga0.79n层、发射区层为10-2-100μm厚的n+-in0.21ga0.79n层、钝化层为101nm厚的aln、si3n4或者氧化硅层。发射区层中n+-in0.21ga0.79n掺杂浓度为1e18-1e19cm-3，集电区层中n+-in0.07ga0.93n掺杂浓度为1e18-1e19cm-3。
以gan基底作为器件载体，起到决定器件层外延生长方向、支撑器件层、器件层中器件之间的隔离及辅助工作中的器件散热等作用；
n+-in0.07ga0.93n集电区层上表面外部区域与集电区金属电极之间形成欧姆接触，起通过重掺杂n+-in0.07ga0.93n集电区层收集与传输第一隔离层i-in0.07ga0.93n层的电子流作用；在热学方面，n+-in0.07ga0.93n集电区层则作为第一隔离层i-in0.07ga0.93n层与半绝缘i-gan基底及集电区金属电极引脚之间的热传导媒质；
第一隔离层i-in0.07ga0.93n层在器件结构上连接n+-in0.07ga0.93n集电区层与第一势垒层i-al0.1ga0.9n层，主要为穿过第一势垒层i-al0.1ga0.9n层的电子提供通向集电区层的疏运路径、作为n+-in0.07ga0.93n集电区层与第一势垒层i-al0.1ga0.9n层之间的热传输路径、缓冲重掺杂n+-in0.07ga0.93n集电区层电子向第一势垒层i-al0.1ga0.9n层方向的扩散、及隔离n+-in0.07ga0.93n集电区层中量子能级对第一势垒层i-al0.1ga0.9n层两侧量子能级关系的影响、在外加偏压下辅助电子疏运的量子调控等作用；
第一势垒层i-al0.1ga0.9n层在结构上隔离第一隔离层i-in0.07ga0.93n层与i-in0.14ga0.86n量子阱层，作为第一隔离层i-in0.07ga0.93n层与i-in0.14ga0.86n量子阱层之间的纳米级厚度有限高势垒，即第一隔离层i-in0.07ga0.93n层与i-in0.14ga0.86n量子阱层之间电子量子共振隧穿的库伦阻塞与路径；
i-in0.14ga0.86n量子阱层介于第一势垒层i-al0.1ga0.9n层与第二势垒层i-gan层之间，作为纳米级厚度有限深电子势阱—即电子量子阱，利用量子尺寸效应形成i-in0.14ga0.86n量子阱中位置-能量空间沿能量方向纵向量子化的离散或者准连续电子能谱；
第二势垒层i-gan层在结构上隔离i-in0.14ga0.86n量子阱层与第二隔离层i-in0.21ga0.79n层，作为i-in0.14ga0.86n量子阱层与第二隔离层i-in0.21ga0.79n层之间的纳米级厚度有限高势垒，即i-in0.14ga0.86n量子阱层与第二隔离层i-in0.21ga0.79n层之间电子量子共振隧穿的库伦阻塞与路径；
第二隔离层i-in0.21ga0.79n层在器件结构上连接第二势垒层i-gan层与n+-in0.21ga0.79n发射区层，主要输运来自n+-in0.21ga0.79n发射区层的电子，作为第二势垒层i-gan层与n+-in0.21ga0.79n发射区层之间的热传输路径，隔离n+-in0.21ga0.79n发射区层中量子能级对第二势垒层i-gan层两侧量子能级关系的影响、在外加偏压下辅助电子疏运的量子调控等作用；
n+-in0.21ga0.79n发射区层与发射区金属电极引脚之间形成发射极欧姆接触，连接第二隔离层i-in0.21ga0.79n层与发射区金属电极引脚，作为第二隔离层i-in0.21ga0.79n层与发射区金属电极引脚之间电子流的低阻通路和热传输路径。
集电区金属电极引脚与集电区之间形成欧姆接触,连接器件集电区与外部电路。
aln、si3n4或者sio2钝化层将器件的表面需要保护部分与外界环境及电极之间隔离开来,并钝化表面悬挂键，降低器件表面漏电等作用。
所述的aln、si3n4或者sio2钝化层、集电区金属电极引脚和发射区金属电极引脚组成三个同心圆或者同心正多边形。
所述的核心量子结构区域外围的发射区层、第二隔离层、第二势垒层、量子阱层、第一势垒层和第一隔离层在完成所有器件层外延后采用光刻工艺依次掩模选择性反刻实现。
所述的aln、si3n4或者sio2钝化层淀积在量子结构区域外部上表面和侧表面；然后，采用发射区/集电区金属电极接触孔掩模版掩模刻蚀处电极接触口，淀积金属膜电极、合金化并采用金属电极掩模版掩模反刻形成金属电极引脚。
所述的集电区金属电极引脚和发射区金属电极引脚上表面采用化学机械抛光工艺平坦化。
本发明针对现有技术的不足，基于gan基微纳集成器件与电路技术，采用ingan/gan/ingan/algan/ingan双势垒量子阱结构，提供一种具有正向高压阻断特性和反向高速导通特性的gan基高压共振隧穿二极管—hvrrtd。该种hvrrtd的这种电学特性特别适用于gan基集成器件和电路的片上esd保护应用，能够在理想的840ns时间内实现人体模式(hbm)±2000vesd放电，从而使得被保护的集成器件和电路免于这种esd损毁，且集成制造工艺兼容性良好，避免的采用硅基esd保护器件保护gan基集成器件和电路的困难与麻烦。
附图说明
图1为纤锌矿四轴坐标系；
图2为本发明的整体结构示意图；
图3本发明应用于gan基集成器件和电路i/o口esd保护的电路拓扑图；
图4为本发明实施实例的截面结构示意图。
具体实施方式
如附图2示，一种gan基高压整流共振隧穿二极管(hvrrtd)，包括i-gan半绝缘基底1、n+-in0.07ga0.93n集电区层2、i-in0.07ga0.93n第一隔离层3、i-al0.1ga0.9n第一势垒层4、i-in0.14ga0.86n量子阱层5、i-gan第二势垒层6、i-in0.21ga0.79n第二隔离层7、n+-in0.21ga0.79n发射区层8、aln、si3n4或者sio2钝化层9及集电区金属电极引脚10和发射区金属电极引脚11。300-500μm厚i-gan基底1上表面依次外延0.1-0.5μm厚n+-in0.07ga0.93n集电区层2，集电区层2上表面中部外延24-60nm厚i-in0.07ga0.93n第一隔离层3、1.5-6nm厚i-al0.1ga0.9n第一势垒层4、1.5-3nm厚i-in0.14ga0.86n量子阱层5、1.5-6nm厚i-gan第二势垒层6、24-60nm厚i-in0.21ga0.79n第二隔离层7与0.1-0.5μm厚n+-in0.07ga0.93n发射区层8；其中，i-in0.07ga0.93n第一隔离层3、i-al0.1ga0.9n第一势垒层4、i-in0.14ga0.86n量子阱层5、i-gan第二势垒层6、i-in0.21ga0.79n第二隔离层7构成高压共振隧穿二极管的核心量子结构区域。核心量子结构区域上表面为n+-in0.21ga0.79n发射区层8，核心量子结构区域外侧沉积有0.3-0.5μm厚aln或者sio2钝化层9，采用钝化层反刻掩模分别在n+-in0.07ga0.93n集电区层2的上表面外侧和n+-in0.21ga0.79n发射区层8的上表面中央刻蚀出集电区金属电极引脚10和发射区金属电极引脚11的接触孔；淀积金属薄膜并采用接触孔掩模反刻形成0.3-0.5μm厚的集电区金属电极引脚10和发射区金属电极引脚11，并采用cmp(化学机械抛光)工艺将hvrrtd器件单元上表面平坦化。
以gan基底作为器件载体，起到决定器件层外延生长方向、支撑器件层、器件层中器件之间的隔离及辅助工作中的器件散热等作用；集电区层中n+-in0.07ga0.93n集电区层2与n+-in0.21ga0.79n发射区层8的掺杂浓度为1e18-1e19cm-3。
n+-in0.07ga0.93n集电区层上表面外部区域与集电区金属电极之间形成欧姆接触，起通过重掺杂n+-in0.07ga0.93n集电区层收集与传输第一隔离层i-in0.07ga0.93n层的电子流作用；在热学方面，n+-in0.07ga0.93n集电区层则作为第一隔离层i-in0.07ga0.93n层与半绝缘i-gan基底及集电区金属电极引脚之间的热传导媒质；
第一隔离层i-in0.07ga0.93n层在器件结构上连接n+-in0.07ga0.93n集电区层与第一势垒层i-al0.1ga0.9n层，主要为穿过第一势垒层i-al0.1ga0.9n层的电子提供通向集电区层的疏运路径、作为n+-in0.07ga0.93n集电区层与第一势垒层i-al0.1ga0.9n层之间的热传输路径、缓冲重掺杂n+-in0.07ga0.93n集电区层电子向第一势垒层i-al0.1ga0.9n层方向的扩散、及隔离n+-in0.07ga0.93n集电区层中量子能级对第一势垒层i-al0.1ga0.9n层两侧量子能级关系的影响、在外加偏压下辅助电子疏运的量子调控等作用；
第一势垒层i-al0.1ga0.9n层在结构上隔离第一隔离层i-in0.07ga0.93n层与i-in0.14ga0.86n量子阱层，作为第一隔离层i-in0.07ga0.93n层与i-in0.14ga0.86n量子阱层之间的纳米级厚度有限高势垒，即第一隔离层i-in0.07ga0.93n层与i-in0.14ga0.86n量子阱层之间电子量子共振隧穿的库伦阻塞与路径；
i-in0.14ga0.86n量子阱层介于第一势垒层i-al0.1ga0.9n层与第二势垒层i-gan层之间，作为纳米级厚度有限深电子势阱—即电子量子阱，利用量子尺寸效应形成i-in0.14ga0.86n量子阱中位置-能量空间沿能量方向纵向量子化的离散或者准连续电子能谱；
第二势垒层i-gan层在结构上隔离i-in0.14ga0.86n量子阱层与第二隔离层i-in0.21ga0.79n层，作为i-in0.14ga0.86n量子阱层与第二隔离层i-in0.21ga0.79n层之间的纳米级厚度有限高势垒，即i-in0.14ga0.86n量子阱层与第二隔离层i-in0.21ga0.79n层之间电子量子共振隧穿的库伦阻塞与路径；
第二隔离层i-in0.21ga0.79n层在器件结构上连接第二势垒层i-gan层与n+-in0.21ga0.79n发射区层，主要输运来自n+-in0.21ga0.79n发射区层的电子，作为第二势垒层i-gan层与n+-in0.21ga0.79n发射区层之间的热传输路径，隔离n+-in0.21ga0.79n发射区层中量子能级对第二势垒层i-gan层两侧量子能级关系的影响、在外加偏压下辅助电子疏运的量子调控等作用；
n+-in0.21ga0.79n发射区层与发射区金属电极引脚之间形成发射极欧姆接触，连接第二隔离层i-in0.21ga0.79n层与发射区金属电极引脚，作为第二隔离层i-in0.21ga0.79n层与发射区金属电极引脚之间电子流的低阻通路和热传输路径。
集电区金属电极引脚与集电区之间形成欧姆接触,连接器件集电区与外部电路。
aln、si3n4或者sio2钝化层将器件的表面需要保护部分与外界环境及电极之间隔离开来,并钝化表面悬挂键，降低器件表面漏电等作用。
aln、si3n4或者sio2钝化层、集电区金属电极引脚和发射区金属电极引脚组成三个同心圆或者同心正多边形。
核心量子结构区域外围的发射区层、第二隔离层、第二势垒层、量子阱层、第一势垒层和第一隔离层在完成所有器件层外延后采用光刻工艺依次掩模选择性反刻实现。
aln、si3n4或者sio2钝化层淀积在量子结构区域外部上表面和侧表面；采用发射区/集电区金属电极接触孔掩模版掩模刻蚀处电极接触口，淀积金属膜电极、合金化并采用金属电极掩模版掩模反刻形成金属电极引脚。
集电区金属电极引脚和发射区金属电极引脚上表面采用化学机械抛光工艺平坦化。
如图3所示，为本发明应用于gan基集成器件和电路i/o口esd保护的电路拓扑图。当图3中的开关sw2和sw3打开，sw1闭合时，2000v电压源经过电阻r3给左边的电容cesd充电到2000v，然后将开关sw1打开；当开关sw1和sw3打开，sw2闭合时，-2000v电压源经过电阻r3给右边的电容cesd充电到-2000v，然后将开关sw1打开；当sw1和sw2打开，sw3闭合到触电1时，等效为待测器件或者芯片瞬间感生到了2000v静电冲击，存储在左边电容cesd中的电荷经由开关sw3-电阻r1-d1到+5v电源广义回路和sw3-电阻r1-d2到地广义回路同时放电，其静电放电过程等效为一阶rc零输入响应；当当sw1和sw2打开，sw3闭合到触电2时，等效为待测器件或者芯片瞬间感生到了-2000v静电冲击，存储在右边电容cesd中的电荷经由开关sw3-电阻r1-d1到+5v电源广义回路和sw3-电阻r1-d2到地广义回路同时放电，其静电放电过程也等效为一阶rc零输入响应。
如图4所示，为本实施实例3种gan基高压共振隧穿二极管—hvrrtd样品的伏安特性tcad测试结果。可以看出：其正想阻断电压可以达到7.2v以上，而反向时可以迅速导通，大电流输运偏压不高于2.7v，且通态电阻极低，与人体模式讲点放电模型中的1.5kω静电放电电阻相比可以忽略不计，恰好适用于±5v电源以下gan基半导体器件和芯片的esd保护应用。
- 还没有人留言评论。精彩留言会获得点赞！