具有突变隧穿结的fd-goi隧穿场效应晶体管及制备方法
【技术领域】
[0001]本发明属于半导体集成电路技术领域，尤其涉及一种具有突变隧穿结的FD-G0I隧穿场效应晶体管及制备方法。
【背景技术】
[0002]集成电路(Integrated Circuit,简称1C)技术遵循“Moore定律”的发展进入了纳米尺度，来自短沟道效应、寄生效应以及量子隧穿等问题的挑战使得传统的微电子器件技术越来越难以满足1C技术持续发展的要求，特别是日益严重的功耗问题，已经成为延续“Moore定律”的最大瓶颈。
[0003]隧穿场效应晶体管(TunnelingField Effect Transistor,简称 TFET)米用带带隧穿物理机制，使其亚阈摆幅不受传统M0SFET亚阈摆幅极限值KT/q的限制，并且具有关态电流小，频率特性好以及静态功耗低等优势，被认为是延续“Moore定律”的重要途径。
[0004]但是，目前硅基TFET面临着驱动电流小以及亚阈值斜率相对于理论值退化的问题，使其应用受到了限制。因此，提高其驱动电流及获得超低的亚阈值斜率成为硅基TFET亟待解决的问题。
【发明内容】
[0005]为了克服现有硅基TFET器件驱动电流小以及亚阈值斜率相对于理论值退化的问题，本发明提出一种具有突变隧穿结的FD-G0I隧穿场效应晶体管及制备方法。该器件可有效提高器件的驱动电流以及降低亚阈斜率，同时能有效的抑制双向导通特性。
[0006]本发明提出的一种具有突变隧穿结的FD-GOI TFET其结构如图3所示。该TFET器件与传统TFET器件结构的主要区别是其衬底材料为G0I。G0I衬底结合了 Ge材料和SOI材料的双重特点，所形成的TFET器件具有隧穿几率高，载流子迀移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点。
[0007]具体地，本发明实施例提出的一种具有突变隧穿结的FD-G0I隧穿场效应晶体管的制备方法，包括步骤:
步骤(a)、选取FD-G0I衬底；
步骤(b)、在所述FD-G0I衬底上采用刻蚀工艺形成浅沟槽隔离；
步骤(c)、在所述FD-G0I衬底上光刻形成漏区图形，采用带胶离子注入工艺形成漏区；步骤(d)、在所述FD-G0I衬底上光刻形成源区图形，采用干法刻蚀工艺形成源区沟槽；步骤(e)、在所述源区沟槽内淀积锗材料，并同时进行原位掺杂，形成掺杂浓度高于所述漏区的源区；
步骤(f)、在所述FD-G0I衬底的顶层锗表面形成栅界面层、栅介质层和前栅极层，刻蚀形成前栅；在所述FD-G0I衬底的底层硅表面形成背栅极层，刻蚀形成背栅；以及
步骤(g)、光刻引线窗口，淀积金属，光刻引线，形成所述源区、所述漏区、所述前栅、所述背栅的金属引线，最终形成所述具有突变隧穿结的FD-G0I隧穿场效应晶体管。
[0008]在本发明的一个实施例中，步骤(c)包括:
(cl)利用光刻工艺在所述FD-GOI衬底上光刻形成所述漏区图形；
(c2)在所述FD-GOI衬底上表面采用带胶离子注入工艺注入离子以形成所述漏区； (c3)去除光刻胶。
[0009]在本发明的一实施例中，步骤(c)之后，还包括:
(X)利用退火工艺激活所述漏区中的杂质。
[0010]在本发明的一实施例中，步骤(d)包括:
(dl)在所述FD-GOI衬底上表面形成保护层；
(d2)利用光刻工艺在所述保护层上形成隔离区图形；
(d3)利用干法刻蚀工艺刻蚀所述保护层及所述FD-GOI衬底以形成所述源区沟槽。
[0011 ] 在本发明的一实施例中，步骤(e)包括:
(el)对所述源区沟槽进行平整化处理；
(e2)在所述源区沟槽内在选择性外延生长所述锗材料，同时通入掺杂气体对所述锗材料进行原位掺杂，以形成所述源区；
(e3)利用CMP工艺对所述FD-G0I衬底上表面进行平整化处理。
[0012]在本发明的一实施例中，步骤(e2)包括:利用CVD工艺，在300°C ~600°C的温度，利用选择性单晶锗外延生长方法进行选择性外延生长锗材料，同时通入掺杂气体对所述锗材料进行原位掺杂，以实现掺杂元素的原位激活，形成所述源区。
[0013]在本发明的一实施例中，步骤(f)包括:
(fl)用PH3、NH3对所述FD-GOI衬底的顶层锗表面进行钝化处理形成所述栅界面层； (f2)在所述栅界面层表面生长淀积高K材料层，作为所述栅介质层；
(f3)在所述栅介质层表面生长多晶硅材料层，作为所述前栅极层；
(f4)利用干法刻蚀工艺刻蚀所述栅界面层、栅介质层和所述前栅极层形成所述前栅； (f5)在所述FD-G0I衬底的底层硅表面淀积金属层，作为所述背栅极层；
(f6)利用干法刻蚀工艺刻蚀所述背栅极层形成所述背栅。
[0014]在本发明的一实施例中，步骤(f)包括:
(fl)在所述FD-G0I衬底的顶层锗表面生长厚度为1?2nm的氧化物作为所述栅界面层；
(f2)在所述栅界面层表面生长淀积高K材料层，作为所述栅介质层；
(f3)在所述栅介质层表面生长多晶硅材料层，作为所述前栅极层；
(f4)利用干法刻蚀工艺刻蚀所述栅界面层、栅介质层和所述前栅极层形成所述前栅； (f5)在所述FD-G0I衬底底层硅表面淀积金属层，作为所述背栅极层；
(f6)利用干法刻蚀工艺刻蚀所述背栅极层形成所述背栅。
[0015]此外，本发明另一实施例提出的一种具有突变隧穿结的FD-G0I隧穿场效应晶体管，由上述实施例的具有突变隧穿结的FD-G0I隧穿场效应晶体管的制备方法制得。
[0016]本发明采用G0I衬底形成的TFET器件，结合了 Ge材料和S0I材料的双重特点，具有隧穿几率高，载流子迀移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点；在漏区通过带胶离子注入工艺制备，充分利用了杂质在锗材料中扩散较快的特性，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制隧穿场效应晶体管中的双极效应；源区通过刻蚀沟槽并选择性外延淀积填充的工艺制备，能够精确限定的隧穿结面积，同时采用原位掺杂，解决了难以在Ge中形成激活的重掺杂源区的缺陷，且有助于形成陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流及降低亚阈斜率；
由上可知，本发明实施例制备的具有突变隧穿结的FD-GOI隧穿场效应晶体管，采用G0I衬底形成的TFET器件，结合了 Ge材料和SOI材料的双重特点，具有隧穿几率高，载流子迀移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点；其漏区通过带胶离子注入工艺制备，该工艺充分利用了杂质在锗材料中扩散较快的特性，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制隧穿场效应晶体管中的双极效应；其源区通过刻蚀沟槽并用选择性外延淀积填充的工艺制备，该工艺能够提供精确限定的隧穿结面积，同时采用原位掺杂，解决了难以在Ge中形成激活的重掺杂源区的缺陷，且有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流以及降低亚阈斜率。另外，本发明制备的具有突变隧穿结的FD-G0I隧穿场效应晶体管采用FD-G0I衬底、双栅结构，高K栅介质层、限定的源区和漏区掺杂等方法，可进一步提高器件的性能，有望在低功耗领域得到采用，有较高的实用价值。
[0017]通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
【附图说明】
[0018]下面将结合附图，对本发明的【具体实施方式】进行详细的说明。
[0019]图1为本发明实施例的一种具有突变隧穿结的FD-G0I隧穿场效应晶体管的制备方法流程图；
图2a-图2h为本发明实施例的一种具有突变隧穿结的FD-G0I隧穿场效应晶体管的制备方法示意图；
图3为本发明实施例的一种具有突变隧穿结的FD-G0I隧穿场效应晶体管的制备方法流程示意图；以及
图4为本发明实施例的一种具有突变隧穿结的FD-G0I隧穿场效应晶体管的器件结构示意图。
【具体实施方式】
[0020]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。