半导体器件的制作方法
【专利说明】半导体器件
[0001]相关串请的交叉引用
[0002]2014年7月8日提交的日本专利申请2014-140188号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。
技术领域
[0003]本发明涉及一种半导体器件，并且更具体地涉及一种适用于具有晶体管和配线的半导体器件。
【背景技术】
[0004]存在具有功率控制晶体管的半导体器件。在日本特开2013-201242 (专利文件I)中公开了这类半导体器件的一个示例。根据专利文件1，在包括化合物半导体层的半导体器件中，多个晶体管平行布置，其中每个晶体管都具有在相对的方向上延伸的漏极电极和源极电极。晶体管的漏极电极和源极电极分别耦合至单个漏极配线和单个源极配线。该漏极配线和源极配线在布置有晶体管的方向上延伸。
[0005]在专利文件I中公开的半导体器件还包括沿着晶体管布置的二极管。二极管的阳极电极在与晶体管的漏极电极相同的方向上延伸并且耦合至漏极配线。二极管的阴极电极在与晶体管的源极电极相同的方向上延伸并且耦合至阴极配线。源极配线和阴极配线彼此隔开，但是它们却在同一直线上对齐。
【发明内容】
[0006]存在如下情况:在包括其漏极电极耦合至二极管的阴极的功率控制晶体管的电路中，在该晶体管与电流流入的该阴极之间进行切换。在这种情况下，当在晶体管的漏极电极与二极管的阴极电极之间的配线是长的时，该配线的电感可能降低在晶体管的漏极电极与二极管的阴极电极之间的切换的速度。待解决的上述和其他问题以及本发明的新颖特征将通过本说明书的以下说明和对应附图而变得显而易见。
[0007]根据本发明的一个实施例，晶体管和二极管形成在衬底之上。晶体管和二极管布置在第一方向上。衬底还包括形成在其之上的第一配线、第一分支配线、和第二分支配线。第一配线在晶体管与二极管之间延伸。第一分支配线形成为在以便与晶体管重叠的方向上从第一配线分支，并且耦合至该晶体管。第二分支配线形成为在以便与二极管重叠的方向上从第一配线分支，并且耦合至该二极管。
[0008]根据本发明的上述实施例，可以缩短在各个晶体管的漏极电极与各个二极管的阴极电极之间的配线。这抑制了该配线的电感使得在晶体管与阴极之间的切换的速度降低。
【附图说明】
[0009]图1是根据本发明的第一实施例的电气装置的电路图；
[0010]图2是半导体芯片的平面图；
[0011]图3是沿着图2的线A-A’所做的剖面图；
[0012]图4是沿着图2的线B-B’所做的剖面图；
[0013]图5是沿着图2的线C-C’所做的剖面图；
[0014]图6是沿着图2的线D-D’所做的剖面图；
[0015]图7是半导体器件的平面图；
[0016]图8是示出了晶体管的第一修改示例的剖面图；
[0017]图9是示出了晶体管的第二修改示例的剖面图；
[0018]图10是示出了晶体管的第三修改示例的剖面图；
[0019]图11是示出了晶体管的第二实施例的半导体器件的平面图；
[0020]图12是示出了晶体管的第二实施例的半导体芯片的平面图；以及
[0021]图13是示出了晶体管的第二实施例的半导体芯片的剖面图。
【具体实施方式】
[0022]下面将参照附图对本发明的实施例进行描述。贯穿所附的附图，类似的零部件将用类似的附图标记表示，并且适当地省略对它们的说明以避免重复。
[0023]第一实施例
[0024]图1是根据本发明的第一实施例的电气装置ED的电路图。电气装置ED是将交流电转换为直流电的开关电源。电气装置H)包括二极管桥DB、电感器IND、晶体管TR、二极管DD和电容器CP。
[0025]二极管桥DB的两个端子耦合至交流电源。二极管桥DB的剩下两个端子耦合至负载 RES0
[0026]晶体管TR和电容器CP耦合至与负载RES并联的二极管桥DB。晶体管TR定位为比电容器CP更靠近二极管桥DB。电感器IND定位在二极管桥DB与晶体管TR的漏极之间。二极管DD定位在晶体管TR的漏极与电容器CP之间。
[0027]在上述电路中，晶体管TR和二极管DD包括在半导体芯片SC中。半导体芯片SC与下文待述的芯片安装部DP、第一端子LT1、第二端子LT2和第三端子LT3，配置成半导体器件SD0
[0028]图2是半导体芯片SC的平面图。半导体芯片SC由衬底SUB形成。衬底SUB例如为矩形，并且包括源极配线SL (第二配线)、漏极阳极配线DAL (第一配线)、阴极配线CL (第三配线)和漏极阳极配线DAL，上述这些配线按照所提及的顺序间隔地(at intervals)且重复地布置在第一方向(在图2中的y方向)上。最后一个漏极阳极配线DAL后面紧跟着是源极配线SL，在它们之间具有间隔。这些配线在与第一方向交叉的第二方向上(例如，在与第一方向垂直交叉的方向上，即，在图2中的χ方向上)延伸。
[0029]在每一相邻对的源极配线SL与漏极阳极配线DAL之间，设置有晶体管区域TRR。在每个漏极阳极配线DAL与相邻的阴极配线CL之间，设置有二极管区域DDR。在每个晶体管区域TRR中，在第二方向上(在图2中的χ方向上)布置有多个晶体管TR。在每个二极管区域DDR中，在第二方向上布置有多个二极管DD。晶体管TR并联地电耦合以用作一个晶体管。二极管DD并联地电耦合以用作一个二极管。
[0030]衬底SUB进一步包括源极电极SE (第三分支配线)、漏极电极DE (第一分支配线)、阳极电极AE (第二分支配线)和阴极电极CE (第四分支配线)。
[0031]源极电极SE形成为从源极配线SL分支。从每个源极配线SL分支的源极电极SE朝着对应的晶体管区域TRR延伸。漏极电极DE形成为从漏极阳极配线DAL分支。从每个漏极阳极配线ADL分支的漏极电极DE朝着对应的晶体管区域TRR延伸。S卩，源极电极SE和漏极电极DE在以便与在对应的晶体管区域TRR中的晶体管TR重叠的方向上延伸。在每个晶体管区域TRR中的源极电极SE和漏极电极DE沿着对应的漏极阳极配线DAL交替地布置，从而使得它们彼此重叠，如在图2中的χ方向上看到的。由此，在每个晶体管区域TRR中，晶体管TR的漏极和源极沿着对应的漏极阳极配线DAL交替地布置。
[0032]阳极电极AE形成为从漏极阳极配线DAL分支。从每个漏极阳极配线ADL分支的阳极电极AE朝着二极管区域DDR延伸。阴极电极CE形成为从阴极配线CL的两侧分支。从每个阴极配线CL的每侧延伸的阴极电极CE朝着对应的二极管区域DDR延伸。S卩，在每个二极管区域DDR中的阳极电极AE和阴极电极CE在以与在二极管区域DDR中的二极管DD重叠的方向上延伸。在每个二极管区域DDR中的阳极电极AE和阴极电极CE沿着对应的漏极阳极配线DAL交替地布置，从而使得它们从图2中的χ方向上看彼此重叠。由此，在每个二极管区域DDR中，二极管DD的阴极和阳极沿着对应的漏极阳极配线DAL交替地布置。由于二极管区域DDR定位在每个阴极配线CE的每侧，每个阴极配线CL具有从其两侧分支的阴极电极CE。
[0033]在图2中示出的示例中，源极电极SE和阴极电极CE在图2中的χ方向上的位置相同，以及漏极电极DE和阳极电极AE在图2中的χ方向上的位置也相同。然而，源极电极SE、漏极电极DE、阴极电极CE和阳极电极AE的在χ方向上的位置并不一定需要如图2所不O
[0034]衬底SUB进一步包括栅极配线GL和栅极焊盘GP。栅极焊盘GP例如定位在衬底SUB的边界部(例如，角部)中。栅极配线GL从沿着衬底SUB的边缘的栅极焊盘GP延伸，并且分支以沿着每个晶体管区域TRR进一步延伸。分支进入每个晶体管区域TRR的栅极配线GL耦合至在晶体管区域TRR中的晶体管TR的栅极电极GE(下文待述)。在每个晶体管区域TRR中，栅极配线GL在对应的源极配线SL与在晶体管区域TRR中的晶体管TR之间延伸。即，栅极配线GL在源极配线SL附近延伸。
[0035]图3是沿着图2的线Α-Α’所做的剖面图，以示出每个晶体管TR的结构。衬底SUB在基底衬底BSUB的第一衬底上包括按照提及的顺序外延生长的缓冲层BUF、第一化合物半导体层CSl和第二化合物半导体层CS2。基底衬底BSUB例如是ρ+型块体硅衬底。缓冲层BUF是形成在第一化合物半导体层CSl与基底衬底BSUB之间的缓冲剂。缓冲层BUF是通过堆叠化合物半导体层，例如，AlN/GaN，而形成的氮化物半导体层。第一化合物半导体层CSl是外延生长在缓冲层BUF之上的层。第一化合物半导体层CSl成为晶体管TR的沟道层。第一化合物半导体层CSl由例如GaN形成，但是可替代地，其可以由不同的氮化物半导体层诸如AlGaN形成。第二化合物半导体层CS2由具有与第一化合物半导体层CSl的格栅常数不同的格栅常数的材料形成。第二化合物半导体层CS2由例如AlGaN形成。由于形成第二化合物半导体层CS2，在第一化合物半导体层CSl中生成用于充当载流子的二维电子气。
[0036]第二化合物半导体层CS2包括沟槽。这些沟槽形成为通过第二化合