物半导体层CS2到达第一化合物半导体层CSl的表面层中。这使晶体管TR成为常断晶体管。每一个沟槽都包括晶体管TR的形成在其底表面和侧表面之上的栅极绝缘膜GINS。栅极绝缘膜GINS为非晶的Al2O3或者Si02。其例如通过原子层沉积(ALD)方法、溅射方法或者化学汽相沉积(CVD)方法而形成。沟槽的剩余空间用晶体管TR的栅极电极GE填充。栅极电极GE由例如TiN、Au或者多晶硅(例如，P型多晶硅)形成。由此形成的栅极电极GE可以覆盖有一层例如Al或者Cu，该Al或者Cu的电阻比形成栅极电极GE的材料低。
[0037]第二化合物半导体层CS2包括形成在其之上的漏极电极DE和源极电极SE。漏极电极DE和源极电极SE欧姆耦合至第二化合物半导体层CS2。每个漏极电极DE耦合至晶体管TR的漏极。每个源极电极SE耦合至晶体管TR的源极。每一对漏极电极DE和源极电极SE跨栅极电极GE地彼此相对。在图3中示出的示例中，每个栅极电极GE比起靠近漏极电极DE，更加靠近源极电极SE，以便保持栅极-漏极电压电阻足够高。
[0038]在第二化合物半导体层CS2上，未形成有源极电极SE、栅极电极GE或漏极电极DE的区域覆盖有例如SiN的保护绝缘膜INSLl。
[0039]图4是沿着图2的线B-B’所做的剖面图，以示出每个二极管DD的结构。每个阳极电极AE耦合至二极管DD的阳极。每个阴极电极CE耦合至二极管DD的阴极。二极管DD是包括肖特基金属STM的肖特基势皇二极管。肖特基金属STM掩埋在形成在第二化合物半导体层CS2中的沟槽中，以位于阳极电极AE之下。沟槽的底部到达第一化合物半导体层CSl的表面层中，从而使二维电子气的分布不连续。换言之，由于在肖特基金属STM与第二化合物半导体层CS2之间的界面，而使二维电子气分布不连续。肖特基金属STM影响在第一化合物半导体层CSl与第二化合物半导体层CS2之间的肖特基耦合。肖特基金属STM由例如Au、Ti和多晶硅(例如，P型多晶硅)中的至少一个形成。可替代地，肖特基金属STM可以由例如W、Pt或者Ni形成。肖特基金属STM并不一定需要掩埋在沟槽中。当肖特基金属STM掩埋在沟槽中时，肖特基金属STM形成在第二化合物半导体层CS2之上。
[0040]二极管DD不限于肖特基势皇二极管。
[0041]图5是沿着图2的线C-C’所做的剖面图。如参照图2所描述的，漏极电极DE和阳极电极AE形成为从对应的漏极阳极配线DAL分支。即，漏极电极DE和阳极电极AE与对应的漏极阳极配线DAL —体形成。如参照图4所描述的，肖特基金属STM掩埋在每个阳极电极AE之下。
[0042]在衬底SUB的形成有漏极阳极配线DAL的每个区域之下，掩埋有绝缘分隔层SPI。绝缘分隔层SPI例如通过将高密度硼(B)注入到第一化合物半导体层CSl和第二化合物半导体层CS2中而形成。形成通过第一化合物半导体层CSl和第二化合物半导体层CS2的绝缘分隔层SPI，其中其底部到达缓冲层BUF的表面层。每个绝缘分隔层SPI都使晶体管区域TRR和二极管区域DDR隔开。例如，由于形成绝缘分隔层SPI，当向在二极管区域DDR中的阴极电极CE施加高反向偏置电压时，无电流从二极管区域DDR流至对应的晶体管TR。
[0043]在图5中示出的示例中，在绝缘分隔层SPI与漏极阳极配线DAL之间形成绝缘膜INSL1，但是绝缘膜INSLl并不一定需要在绝缘分隔层SPI与漏极阳极配线DAL之间。
[0044]在衬底SUB的形成有源极配线SL的每个区域之下，形成有掩埋接触BC0N。掩埋接触BCON的上表面与源极配线SL相接触。掩埋接触BCON的下表面与基底衬底BSUB相接触，或者掩埋在基底衬底BSUB中。这经由掩埋接触BCON将源极配线SL耦合至基底衬底BSUB。已经流经源极配线SL的电流经由掩埋接触BCON和基底衬底BSUB流到外面。掩埋接触BCON由例如η型多晶硅形成。
[0045]图6是沿着图2的线D-D’所做的剖面图。如参照图2所描述的，阴极电极CE形成为从阴极配线CL分支，以及源极电极SE形成为从源极配线SL分支。S卩，阴极电极CE和对应的阴极配线CL 一体形成，以及源极电极SE和对应的源极配线SL —体形成。
[0046]同样，如图2所示，在平面图中，每个源极电极SE与栅极配线GL交叉。如图6所示，栅极配线GL的与每个源极电极SE交叉的部分覆盖有绝缘膜INS3。绝缘膜INS3是例如氧化硅膜。这防止了在每个源极电极SE与栅极配线GL之间的短路。
[0047]下面将描述如何制造半导体器件SD。首先，制备基底衬底BSUB。接下来，在基底衬底BSUB之上按照所提及的顺序外延生长缓冲层BUF、第一化合物半导体层CSl和第二化合物半导体层CS2。接下来，形成通过第二化合物半导体层CS2和第一化合物半导体层CSl的绝缘分隔层SPI。
[0048]接下来，通过部分地去除第二化合物半导体层CS2来形成用于掩埋肖特基金属STM的沟槽。然后，将肖特基金属STM掩埋在沟槽中。
[0049]接下来，在第二化合物半导体层CS2和肖特基金属STM之上通过CVD方法形成绝缘膜INSLl。然后，为了形成用于掩埋栅极绝缘膜GINS和栅极电极GE的沟槽，部分地去除绝缘膜INSLl和第二化合物半导体层CS2。接下来，例如通过CVD方法或者ALD方法在沟槽中并且在第二化合物半导体层CS2之上形成绝缘膜，以及，此外，通过溅射方法形成导电膜。接下来，选择性地去除绝缘膜和导电膜。这样，形成栅极绝缘膜GINS、栅极电极GE、栅极配线GL和栅极焊盘GP。
[0050]随后，在绝缘膜INSLl和栅极配线GL之上形成绝缘膜，然后选择性地去除绝缘膜以形成绝缘膜INS3。接下来，在衬底SUB中形成掩埋接触BC0N。接下来，去除绝缘膜INSLl的待形成源极电极SE、漏极电极DE、阳极电极AE和阴极电极CE的部分。接下来，在第二化合物半导体层CS2、绝缘膜INS3、绝缘膜INSLl和掩埋接触BCON之上形成金属膜，例如，Al，然后，选择性地去除金属膜。这样，形成源极电极SE、源极配线SL、漏极电极DE、阳极电极ΑΕ、漏极阳极配线DAL、阴极电极CE和阴极配线CL。
[0051]图7是半导体器件SD的平面图。如参照图1所描述的，半导体器件SD包括半导体芯片SC。半导体器件SD进一步包括芯片安装部(衬底安装部)DP、第一端子LTl、第二端子LT2和第三端子LT3。芯片安装部DP、第一端子LTl、第二端子LT2和第三端子LT3都是导电的，并且都形成为例如引线框架。允许它们仅仅在其表面层是导电的。
[0052]半导体芯片SC安装在芯片安装部DP之上，从而使得与基底衬底BSUB的第一表面相对的表面与芯片安装部DP相接触。基底衬底BSUB电耦合至芯片安装部DP。如参照图5所描述的，每个源极配线SL经由掩埋接触BCON耦合至基底衬底BSUB。因此，源极电极SE经由源极配线SL、掩埋接触BCON和基底衬底BSUB电耦合至芯片安装部DP。S卩，源极电极SE的电位从芯片安装部DP施加。
[0053]如上所描述的，衬底SUB为矩形。在与源极配线SL、阴极配线CL和漏极阳极配线DAL交叉的方向上延伸的两侧(在图7中的y方向上延伸的侧)中，一侧(第一侧)与第一端子LTl相对。另一侧(第二侧)与第二端子LT2和第三端子LT3相对。第一端子LTl经由键合接线BWl (第一耦合构件)耦合至漏极阳极配线DAL。第二端子LT2经由键合接线BW2 (第二耦合构件)耦合至阴极配线CL。第三端子LT3经由键合接线BW3 (第三耦合构件)耦合至栅极焊盘GP。在图7中示出的示例中，每个键合接线BWl都在多个部分CPl处耦合至漏极阳极配线DAL，以及每个键合接线BW2都在多个部分CP2处耦合至阴极配线CL。
[0054]第一端子LTl耦合至晶体管TR的漏极和二极管DD的阳极，从而使得施加至第一端子LTl的电压高于施加至第二端子LT2和第三端子LT3的电压。根据在图7中示出的布局，第二端子LT2和第三端子LT3可以与第一端子LTl充分间隔开，从而可以抑制在它们之间的短路。
[0055]源极配线SL在图7中的y方向上间隔开。因此，即使期望提供与第一端子LTl相似的另一端子用于耦合至源极电极SE，也没有可用的空间来在第一侧或第二侧附近形成该另一端子。根据本实施例，源极电极SE的电位从芯片安装部DP施加，从而使得不需要提供另一端子用于耦合至源极电极SE。这使端子布局容易。
[0056]注意，如以下描述的，晶体管TR不需要结构化为如图3所示。
[0057]图8是示出了晶体管TR的第一修改示例的剖面图。在图8中示出的示例中，在第二化合物半导体层CS2中不形成用于掩埋绝缘膜GINS和栅极电极GE的沟槽，以及栅极绝缘膜GINS和栅极电极GE形成在第二化合物半导体层CS2之上。同样，栅极绝缘膜GINS形成于在形成在第二化合物半导体层CS2之上的源极电极SE与漏极电极DE之间的整个区域之上。
[0058]图9是示出了晶体管TR的第二修改示例的剖面图。在图9中示出的示例中，晶体管TR是金属绝缘体半导体异质结场效应晶体管(MIS-HJ-FET)。具体地，栅极电极GE部分地掩埋在绝缘膜INS2中，并且经由栅极绝缘膜GIN