具有重新布线结构的半导体器件和晶片级封装件及其制造方法与流程

本发明涉及一种具有重新布线结构的半导体器件和晶片级封装件及其制造方法(Semiconductor device and wafer level package having redistribution structure，and method for manufacturing the same)，更具体地讲，涉及一种具备一定厚度以上的重新布线层且具体实现了用于防止翘曲(warpage)的手段的半导体器件和晶片级封装件及其制造方法。

背景技术：

半导体器件包括各种各样的重新布线结构，以将按照一定规格制造的半导体芯片适用于各种半导体封装件、半导体模块、电子系统等。

图1示出了现有半导体器件一部分的侧面。

如图1中所图示，包括这种重新布线结构的半导体器件包括：半导体芯片SC(Semiconductor Chip)，其形成有集成电路；电极焊盘EP(Electrode Pad)，其形成于半导体芯片SC上；绝缘层DL，其形成于半导体芯片SC上并使电极焊盘EP暴露；第一钝化层PL1(Passivation Layer 1)，其形成于绝缘层DL上并使电极焊盘EP暴露；重新布线层RDL(Redistribution Layer)，其与暴露的电极焊盘EP电连接；第二钝化层PL2(Passivation Layer 2)，其以覆盖重新布线层RDL的方式形成并使重新布线层RDL暴露；凸块下金属层UBM(Under Bump Metallurgy)，其形成于暴露的重新布线层RDL上；以及焊料凸块SB(Solder Bump)，其形成于凸块下金属层UBM上。此时，在凸块下金属层UBM与焊料凸块SB之间设置有执行回流焊(Reflow)工序时所形成的合金层CL。即、所谓具有重新布线结构是指包括用于电连接电极焊盘EP和焊料凸块SB的构成，尤指包括重新布线层RDL。

另一方面，存在封装(packaging)具有重新布线结构的半导体器件的技术即晶片级封装件技术。这种晶片级封装件是在并未从半导体晶片分离半导体芯片的状态下所进行的封装件，其具有能够减小半导体封装件的大小的优点。

图2示出了现有晶片级封装件一部分的侧面。

如图2中所图示，晶片级封装件包括图示于图1的包括重新布线结构的半导体器件的构成，而半导体晶片SW代替半导体芯片SC。

图3示出了在现有的晶片级封装件产生翘曲的情况。

在包括重新布线结构的半导体器件和封装件中重新布线层RDL的厚度通常形成为小于20μm。最近有了通过将重新布线层RDL的厚度形成为比现有重新布线层更厚以提高半导体器件和封装件的电极效率的尝试。然而，如图3中所图示，在将重新布线层RDL形成为比现有重新布线层更厚的情况下，在封装件工序中在半导体晶片SW产生极限值以上的翘曲，因而存在工序收获率降低的问题。

技术实现要素：

所要解决的问题

为了解决如上所述的现有技术的问题，本发明其目的在于提供一种具备比现有重新布线层厚的重新布线层且具体实现了用于防止翘曲的手段的半导体器件和晶片级封装件及其制造方法。

然而，本发明所要解决的问题并不限于以上所提及的问题，本领域技术人员从以下记载中会清楚地理解未提及的其它问题。

解决问题的方案

旨在解决如上所述的问题的根据本发明的一个实施例的具有重新布线结构的半导体器件包括：(1)半导体芯片；(2)重新布线层，其具备于半导体芯片上；以及(3)钝化层，其使重新布线层的一部分暴露并覆盖重新布线层，钝化层具有比重新布线层薄的厚度。

上述重新布线层可以具有20μm以上至30μm以下的厚度。

上述重新布线层上侧棱边与钝化层上部中距该棱边的距离为最短的位置之间的距离可以为5μm以上。

从上述重新布线层的侧面隔开一定距离就位的区域的钝化层即侧部钝化层的厚度可以比位于上述重新布线层的上部的区域的钝化层即上部钝化层的厚度厚。

上述侧部钝化层可以具有重新布线层厚度的60％以上至小于重新布线层厚度的100％的厚度，上述上部钝化层可以具有重新布线层厚度的40％以上至小于重新布线层厚度的75％的厚度。

上述钝化层的厚度可以随重新布线层相对于半导体芯片的截面积比率的增大而进一步增大。

根据本发明另一实施例的具有重新布线结构的半导体器件包括：(1)半导体芯片；(2)重新布线层，其具备于半导体芯片上且包含铜和添加剂而形成；以及(3)钝化层，其使重新布线层的一部分暴露并覆盖重新布线层，上述添加剂包含光亮剂(brightener)和抑制剂(suppressor)但不包含整平剂(leveller)。

上述铜在重新布线层中的含量可以为10重量％以下。

上述抑制剂在重新布线层中的含量可以为2重量％以上至4重量％以下。

根据本发明的一个实施例的具有重新布线结构的晶片级封装件包括：(1)半导体晶片；(2)重新布线层，其具备于半导体晶片上；以及(3)钝化层，其使重新布线层的一部分暴露并覆盖重新布线层，钝化层具有比重新布线层薄的厚度。

根据本发明的一个实施例的具有重新布线结构的半导体器件的制造方法包括：(a)在半导体晶片上形成重新布线层的步骤；以及(b)以使重新布线层的一部分暴露并覆盖重新布线层的方式形成钝化层且使钝化层具有比重新布线层薄的厚度的步骤。

发明效果

如上所述那样构成的根据本发明的一个实施例的具有重新布线结构的半导体器件和晶片级封装件及其制造方法，具备比现有重新布线层厚的重新布线层，从而能够提高半导体器件和封装件的电极效率，并且具体实现了翘曲防止手段，因此具有能够防止由于比现有重新布线层厚的重新布线层而产生的翘曲的优点。

附图说明

图1示出了现有半导体器件一部分的侧面。

图2示出了现有晶片级封装件一部分的侧面。

图3示出了在现有的晶片级封装件产生翘曲的情况。

图4示出了根据本发明的一个实施例的具有重新布线结构的半导体器件一部分的侧面。

图5示出了根据本发明的一个实施例的具有重新布线结构的晶片级封装件一部分的侧面。

图6放大示出了图4的虚线部分。

图7(a)、图7(b)示出了根据重新布线层5的厚度的重新布线层5在晶片级封装件中的区域。

图8示出了随重新布线层5和第二钝化层6的材质而在半导体器件制造工序中产生的翘曲值。

图9(a)、图9(b)示出了在图8中翘曲最多的重新布线层5材质和翘曲最少的重新布线层5材质各自的物质组成比。

图10示出了根据本发明的一个实施例的具有重新布线结构的半导体器件的制造方法。

符号说明

1、SC—半导体芯片，2、EP—电极焊盘，3、DL—绝缘层，4、PL1—第一钝化层，5、RDL—重新布线层，6、PL2—第二钝化层，7、UBM—凸块下金属层，8、CL—合金层，9、SB—焊料凸块，10、SW—半导体晶片。

具体实施方式

本发明的上述目的和方案及根据其的效果通过与附图相关的下述的详细说明而将更加清楚，由此，本领域普通技术人员将会容易地实施本发明的技术思想。另外，在说明本发明过程中，对于与本发明相关的公知技术的具体的说明在判断为有可能使本发明的要旨不必要地模糊的情况下省略其详细说明。

另外，本说明书中所使用的用语是用来说明各实施例，而不是用来限定本发明。在本说明书中，单数形式除非在文句中特别提及，根据情况还包括复数形式。说明书中所使用的“包括”、“具备”、“设有”或“具有”等用语并不排除所提及的构成要素之外的一个以上的其它构成要素的存在或附加。

在本说明书中，“或”、“至少一个”等表达可以表示一并罗列的各单词中的一个，或者可以表示两个以上的组合。例如，“A或B”、“A和B中至少一个”可以仅包括A或B中的一个，还可以均包括A和B。

在本说明书中，就基于如“例如”那样的表达的说明而言，如所引用的特性、变量或值那样，所提示的各种信息不一定完全一致，不得以如包括容许误差、测定误差、测定精确度的极限以及通常所知的其它要因在内的变形那样的效果来限定根据本发明的各种实施例的发明的实施方式。

在本说明书中，在提及到某一构成要素与另一构成要素“连接”或者“相连”的情况下，有可能与该另一构成要素直接连接或相连，但应当理解为两者之间还可存在其它构成要素。与此相反，在提及到某一构成要素与另一构成要素“直接连接”或者“直接相连”的情况下，应当理解为两者之间并不存在其它构成要素。

除非另有定义，本说明书中所使用的全部用语能够以本领域普通技术人员所能够共通理解的含义来使用。另外，通常使用的词典中所定义的各用语除非已清楚地专门地定义就不得理想地或过度地解释。

以下，参照附图详细说明根据本发明的一个优选实施例。

首先，对于根据本发明的一个实施例的具有重新布线结构的半导体器件进行说明。

图4示出了根据本发明的一个实施例的具有重新布线结构的半导体器件一部分的侧面。

如图4中所图示，根据本发明的一个实施例的具有重新布线结构的半导体器件包括半导体芯片1、电极焊盘2、绝缘层3、第一钝化层4、重新布线层5、第二钝化层6、凸块下金属层7、合金层8以及焊料凸块9。

半导体芯片1包括集成电路。例如，半导体芯片1能够包括用于构成半导体存储器元件(动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存器(Flash Memory)等)、处理器元件(中央处理器(CPU)，数字信号处理器(DSP)等)、专用集成电路(Application Specific Integrated Circuit，ASIC)器件、微机电系统(Micro Electro Mechanical System，MEMS)器件、光电器件、发光器件、弹性波滤波器元件等的多种有源器件或无源器件，但并不限定于此。

虽然在图4中图示了一个半导体芯片1，但半导体芯片1的个数并不限定于此，可以包括多个，半导体芯片1还能够以层叠的形态具备。

电极焊盘2形成于半导体芯片1上，电极焊盘2是半导体芯片1的输入/输出信号所输入/输出的部分。即、电极焊盘2与半导体芯片1的集成电路电连接，从而使半导体芯片1的功能向外部扩展。例如，电极焊盘2能够由如铝(Al)、铜(Cu)等那样的低电阻率金属制成。虽然在图4中图示了一个电极焊盘2，但电极焊盘2的个数并不限定于此，可以包括多个电极焊盘2。

绝缘层3形成于半导体芯片1上并使电极焊盘2上表面的一部分暴露。例如，绝缘层3能够由如硅氮化物等那样的无机绝缘物质制成，但并不限定于此。

第一钝化层4形成于绝缘层3上并使电极焊盘2上表面的一部分暴露。此时，能够选择性形成第一钝化层4。

重新布线层5与从绝缘层3和第一钝化层4暴露的电极焊盘2电连接并形成于绝缘层3和第一钝化层4上。尤其，为了提高半导体器件和封装件的电极效率(例如，降低电阻等)，重新布线层5形成为比现有技术(20μm以下)更厚。

即、重新布线层5优选具有20μm以上至30μm以下的厚度。此时，限定为20μm以上是考虑了用以比现有技术更厚地形成的因素，限定为30μm以下是考虑了用以发挥翘曲防止手段的作用的因素。即、在超过30μm的情况下，重新布线层5变得过厚，从而即使具备下面将叙述的翘曲(warpage)防止手段也依然会产生极限值以上的翘曲。

第二钝化层6以覆盖重新布线层5的方式形成并使重新布线层5上表面的一部分暴露。

第一钝化层4和第二钝化层6防止在电极焊盘2、重新布线层5以及凸块下金属层7之间发生不必要的电短路，并对于电极焊盘2、重新布线层5以及凸块下金属层7的构成防止来自外部的物理/化学损坏。例如，第一钝化层4和第二钝化层6能够由聚合物材质制成。即、第一钝化层4和第二钝化层6能够包含如聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、聚苯乙烯(Polystylene，PS)、聚苯并恶唑(Polybenzoxazoles，PBO)等那样的一般通用高分子、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、含氟高分子、对二甲苯类高分子、乙烯醇类高分子、具有酚基的高分子衍生物等，但并不限定于此。

凸块下金属层(Under Bump Metallurgy)7形成于从第二钝化层6暴露的重新布线层5上并与重新布线层5电连接，凸块下金属层7是提高焊料凸块9的连接可靠性的附加构成。即、凸块下金属层7提供浸润层(wetting layer)以使焊料凸块9良好地粘合，并且防止焊料凸块9渗透。

凸块下金属层7能够利用公知的金属并通过金属化(Metallization)方法而形成，且能够构成为多种形态。例如，凸块下金属层7能够由Cu、Cu/Ni、Cu/Ni/Au、Cr/Cr-Cu/Cu、TiW/Cu、Al/NiV/Cu等制成，但并不限定于此。

焊料凸块(Solder Bump)9形成于凸块下金属层7上并与凸块下金属层7电连接。此时，在凸块下金属层7与焊料凸块9之间设置有执行回流焊工序时所形成的合金层8。例如，焊料凸块9能够由Sn、Sn/Ag、Sn/Bi、Sn/Cu、Sn/Au、Sn/Ag/Cu、SnNiAgCu、SnNiAg等制成，但并不限定于此。

在图4中，凸块下金属层7、合金层8以及焊料凸块9各图示了一个，但其个数并不限定于此，可以包括多个。

图5示出了根据本发明的一个实施例的具有重新布线结构的晶片级封装件一部分的侧面。

另一方面，如图5中所图示，就根据本发明的一个实施例的具有重新布线结构的晶片级封装件而言，除了在根据本发明的一个实施例的具有重新布线结构的半导体器件中以半导体晶片10来代替半导体芯片1之外，其它与上述半导体器件相同。

此时，半导体晶片10包括未被切割的多个半导体芯片1。即、半导体晶片10能够包括各半导体芯片1所占的各个芯片区域以及各芯片区域之间的切断区域。例如，半导体晶片10能够由单晶硅晶片或多晶硅晶片制成，但并不限定于此。

另外，根据本发明的一个实施例的具有重新布线结构的晶片级封装件能够进一步包括用于封装其余构成的模塑部件。模塑部件是对半导体芯片1进行模塑以防半导体芯片1暴露于外部的构成，例如，模塑部件能够包括环氧树脂模塑料(epoxy mold compound，EMC)等，但并不限定于此。

对于其余构成即电极焊盘2、绝缘层3、第一钝化层4、重新布线层5、第二钝化层6、凸块下金属层7、合金层8以及焊料凸块9的说明和对于半导体晶片10中所包括的多个半导体芯片1的说明与按照图4所进行的上述说明相同，因而省略重复说明。

接着，对于为了防止重新布线层5形成为比现有技术更厚所产生的翘曲现象而得出的两种手段(以下，分别称为“第一翘曲防止手段”和“第二翘曲防止手段”)进行说明。

图6放大示出了图4的虚线部分。

通常具备厚度与重新布线层5相同或厚度大于重新布线层5的第二钝化层6。即、在重新布线层5形成为比现有技术更厚的情况下，厚度与重新布线层5厚度相同的第二钝化层6也与其相应地形成为更厚。然而，若第二钝化层6的厚度越厚则施加于半导体芯片1和施加于具备半导体芯片1的半导体晶片10的物理应力(physical stress)就越增加，从而诱发翘曲(warpage)现象。另外，第二钝化层6若其厚度越厚则在通过固化(cure)工序的热处理过程中其体积进一步缩小，从而进一步触发翘曲现象。

因此，第一翘曲防止手段是用于解决这种问题的手段。即、第一翘曲防止手段包括厚度比重新布线层5薄的第二钝化层6。

参照图6，第二钝化层6包括侧部钝化层6A、中间部钝化层6B以及上部钝化层6C。此时，侧部钝化层6A相当于第二钝化层6中从重新布线层5的侧面隔开一定距离就位的区域，上部钝化层6C相当于第二钝化层6中位于重新布线层5的上部的区域。另外，中间部钝化层6B相当于第二钝化层6中侧部钝化层6A与上部钝化层6C之间的区域。

即、第一翘曲防止手段包括厚度比重新布线层5薄的侧部钝化层6A、中间部钝化层6B以及上部钝化层6C(TRDL>TPA，TRDL>TPB，TRDL>TPC)。此时，如图5中所图示，即使为了形成第二钝化层6而执行相同的工序，侧部钝化层6A、中间部钝化层6B以及上部钝化层6C也能够具有互不相同的厚度(TPA≠TPB≠TPC)，且侧部钝化层6A的厚度TPA能够形成为比上部钝化层6C的厚度TPC厚。就这种现象而言，由于侧部钝化层6A、中间部钝化层6B以及上部钝化层6C各自所占的位置方面的特性或者各自所直接接触的构成的材质方面的特性等(以下，称为“钝化层形成环境特性”)而会发生。

尤其，为了使第二钝化层6正常发挥功能，中间部钝化层6B的厚度TPB即重新布线层5上侧棱边与第二钝化层6上部中距该棱边的距离为最短的位置之间的距离须为5μm以上(以下，称为“第一限定范围”)。即、在中间部钝化层6B的厚度TPB小于5μm的情况下，重新布线层5由于物理/化学损坏而会容易地暴露于外部。

然而，中间部钝化层6B的厚度TPB是取决于侧部钝化层6A的厚度TPA和上部钝化层6C的厚度TPC的要素。因此，考虑到“钝化层形成环境特性”并为了满足“第一限定范围”，侧部钝化层6A厚度TPA优选为重新布线层5厚度TRDL的60％以上且小于重新布线层5厚度TRDL的100％，并且上部钝化层6C厚度TPC为重新布线层5厚度TRDL的40％以上且小于重新布线层5厚度TRDL的75％(以下，称为“第二限定范围”)。此时，在侧部钝化层6A厚度TPA小于重新布线层5厚度TRDL的60％或上部钝化层6C厚度TPC小于重新布线层5厚度TRDL的40％的情况下，中间部钝化层6B的厚度TPB小于5μm。

例如，在重新布线层5厚度TRDL为20μm以上至30μm以下的情况下，侧部钝化层6A厚度TPA为12μm以上至小于30μm，上部钝化层6C厚度TPC为8μm至小于22.5μm。

另一方面，对于包括厚度为10μm的重新布线层5的现有的晶片级封装件和包括厚度为20μm以上的重新布线层5的晶片级封装件(根据本发明制作)各自，分别在平面上测定了半导体晶片10所占的截面积ASW、整个半导体芯片1所占的截面积ASC、重新布线层5所占的截面积ARDL等。

图7(a)、图7(b)是示出了根据重新布线层5的厚度的重新布线层5在晶片级封装件平面上所占的区域的图，图7(a)示出了在重新布线层5为10μm的情况下重新布线层5在晶片级封装件平面上所占的区域，图7(b)示出了在重新布线层5为20μm以上的情况下重新布线层5在晶片级封装件平面上所占的的区域。此时，以蓝色显示的区域表示重新布线层5的区域，以粉红色显示的区域表示焊料凸块9的区域。测定结果如下[表1]所示。

[表1]

参考[表1]，重新布线层5的厚度越厚则重新布线层5所占的截面积就越大，随之重新布线层5相对于半导体晶片10的截面积比率(以下，称为“第一截面积比率”)和重新布线层5相对于半导体芯片1的截面积比率(以下，称为“第二截面积比率”)也变大。即、参考图7(a)，在重新布线层5为10μm的情况下，在平面上“第一截面积比率”大致为30％～50％，“第二截面积比率”大致为25％～45％。另外，参考图7(b)，在重新布线层5为20μm以上的情况下，“第一截面积比率”大致为50％～75％，“第二截面积比率”大致为45％～70％。

然而，就“第一截面积比率”和“第二截面积比率”而言，其具体值必然随工序方法而变化。此时，有必要将第二钝化层6形成为其厚度TPA、TPB、TPC也随这些截面积比率变大而变得更厚。这是由于随着重新布线层5的比率增加，第一限定范围内的值也有必要更大地适用之故。然而，在该情况下钝化层6的厚度TPA、TPB、TPC也得在“第一限定范围”内进行调整。即、整理如下：第二钝化层6的厚度TPA、TPB、TPC要随“第一截面积比率”和“第二截面积比率”而变化，且要随这些截面积比率增大而在“第一限定范围”内增大。

图8示出了随重新布线层5和第二钝化层6的材质而在半导体器件制造工序中产生的翘曲值。另一方面，对于重新布线层5的厚度彼此相同而重新布线层5和第二钝化层6的材质互不相同的情况，一边执行半导体器件制造工序一边测定了在各工序中产生的翘曲值，并将该值图示于图8中。在图8中，“RA”和“RB”表示重新布线层5的材质，“PA”和“PB”表示第二钝化层6的材质。此时，“RA”和“RB”其铜基体(Cu-base)的含量互不相同且添加剂的种类也相异。即、“RB”均包含光亮剂、抑制剂以及整平剂而作为添加剂，“RA”包含光亮剂和抑制剂而作为添加剂，但不包含整平剂。另外，“RA”的铜含量比“RB”小。

在图8中，“1”表示执行形成第一钝化层4的工序之后测定的数据，“2”表示执行形成重新布线层5的工序之后测定的数据，“3”表示执行形成第二钝化层6的工序之后测定的数据，“4”表示执行形成焊料凸块9的工序之后测定的数据。另外，“DPS”是“Die process service(晶粒制程服务)”的缩写，其表示将晶片级芯片规模封装件(WLCSP)以芯片为单位分离并进行包装之后向客户侧交付。即、“5”表示在“DPS”侧测定的数据，“6”表示晶片背面研磨(Back grinding)之后测定的数据，“7”表示去除层压带(Lamination Tape，LT)之后测定的数据。

参考图8，半导体器件制造工序中产生的翘曲值随重新布线层5和第二钝化层6的材质而变化。尤其，重新布线层5的材质选择显现为对于防止产生翘曲尤为重要的因素。即显现为：作为添加剂包含光亮剂和抑制剂但不包含整平剂的“RA”的翘曲少于铜含量更高且将光亮剂、抑制剂以及整平剂均包含而作为添加剂的“RB”的翘曲。这样，之所以“RA”的翘曲少于“RB”的翘曲，是因为添加剂种类减少，使得重新布线层5形成中产生的氢和有机杂质所引起的共析结晶的产生最小化，从而能够降低残余应力之故。

因此，利用这种材质方面的特性而具体实现重新布线层5就是第二翘曲防止手段。即、就第二翘曲防止手段而言，使重新布线层5包含铜和添加剂而形成，且作为添加剂包含光亮剂和抑制剂但不包含整平剂。另外，第二翘曲防止手段包含适当含量范围的铜和添加剂。

图9(a)、图9(b)示出了在图8中翘曲最多的重新布线层5材质和翘曲最少的重新布线层5材质各自的物质组成比。

参照图9(a)，就翘曲最多的重新布线层5的材质即“RB”而言，铜基体的含量为97.56重量％，其余为添加剂，各添加剂即光亮剂的含量为0.29重量％，抑制剂的含量为1.47重量％，整平剂的含量为0.68重量％。此时，“RB”的铜基体的组分含量分别如下：Cu的含量大致为61重量％(大致占全部重量的59.5重量％)，H2SO4的含量大致为38.8重量％(大致占全部重量的37.9重量％)，Cl的含量大致为0.2重量％(大致占全部重量的0.14重量％)。

另外，参照图9(b)，就翘曲最少的重新布线层5的材质即“RA”而言，铜基体的含量为96.8重量％，其余为添加剂，各添加剂即光亮剂的含量为0.29重量％，抑制剂的含量为2.91重量％，但并不包含整平剂。此时，“RA”的铜基体的各组分含量如下：Cu的含量大致为5重量％(大致占全部重量的4.8重量％)，H2SO4的含量大致为74重量％(大致占全部重量的71.6重量％)，Cl的含量大致为21重量％(大致占全部重量的20.3重量％)。

即、比较图9(a)、图9(b)，为了使重新布线层5翘曲得最少而使铜基体中所包含的Cu的含量为一定重量％以下，该Cu的含量优选为10重量％以下，更优选为5重量％以下。在铜基体包含超过该范围的Cu的情况下，如图9(a)的情况那样重新布线层5就会过度地产生翘曲。另外，在全部重量中，所包含的抑制剂的含量为规定范围的重量％，抑制剂的含量优选为2重量％以上至4重量％以下，更优选为2重量％以上至3重量％以下。在包含小于该范围的抑制剂的情况下，如图9(a)的情况那样重新布线层5就会过度地产生翘曲，在包含超过该范围的抑制剂的情况下，其强度、电导率等物理特性会不适合作为重新布线层5。

以下，对于根据本发明的一个实施例的具有重新布线结构的半导体器件的制造方法进行说明。

图10示出了根据本发明的一个实施例的具有重新布线结构的半导体器件的制造方法。

如图10中所图示，根据本发明的一个实施例的具有重新布线结构的半导体器件的制造方法包括步骤S10和步骤S20。

步骤S10是重新布线层形成步骤，是在半导体晶片10上形成重新布线层5的步骤。当然，能够在执行步骤S10之前执行依次设置半导体晶片10、电极焊盘2、绝缘层3以及第一钝化层4的步骤而准备结构体，且在步骤S10能够在该结构体上形成重新布线层5。此时，重新布线层5能够包括上述第二翘曲防止手段。

步骤S20是钝化层形成步骤，是以使重新布线层5的一部分暴露并覆盖重新布线层5的方式形成第二钝化层6且使第二钝化层6具有比重新布线层5薄的厚度的步骤。此时，第二钝化层6能够包括上述第一翘曲防止手段。

另一方面，步骤S20能够进一步包括在形成第二钝化层6之后进行通过固化工序的热处理的步骤。例如，能够在200℃至375℃下进行热处理，但并不限定于此。

在本发明的详细说明中，虽然关于具体实施例进行了说明，但在不逸出本发明的范围的限度内当然能够进行各种变形。因此，本发明的范围不得由所说明的实施例所限定，应由所附的权利要求书以及与该权利要求书等同的技术而确定。