一种发光二极管外延片及其制作方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制作方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。氮化镓(gan)具有良好的热导性能，同时具有耐高温、耐酸碱、高硬度等优良特性，使氮化镓(gan)基led受到越来越多的关注和研究。

外延片是led制备过程中的初级成品。现有的led外延片包括衬底、n型半导体层、有源层和p型半导体层，n型半导体层、有源层和p型半导体层依次层叠在衬底上。衬底用于为外延材料提供生长表面，n型半导体层用于提供进行复合发光的电子，p型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。

n型半导体层提供的电子数量比p型半导体层提供的空穴数量多，而且电子的体积比空穴小，移动比空穴容易，因此注入有源层中的电子数量会远多于空穴。有源层中多余的电子很容易进一步跃迁到p型半导体层中，与p型半导体层中的空穴进行非辐射复合，影响p型半导体层中的空穴注入有源层，降低led的内量子效率。所以，通常会在有源层和p型半导体层之间设置电子阻挡层，电子阻挡层的材料采用p型掺杂的氮化铝镓，可以有效阻挡电子跃迁到p型半导体层中。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

电极材料会吸收有源层发出的光线，因此p型电极通常会设置在p型半导体层的部分区域上，以使有源层发出的光线可以从p型半导体层未设置p型电极的区域透射出去。由于p型半导体层的材料一般采用掺杂镁的氮化镓，空穴在氮化镓中的横向扩展能力较弱，因此注入有源层中的空穴大部分来自于p型半导体层设置p型电极的区域，p型半导体层未设置p型电极的区域注入有源层的空穴数量很少，使得p型半导体层整体注入有源层的空穴数量较少，有源层中电子和空穴的复合效率较低，最终造成led的发光效率较低。

技术实现要素：

本发明实施例提供了一种发光二极管外延片及其制作方法，能够解决现有技术空穴注入效率低，影响led发光效率的问题。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、n型半导体层、有源层、电子阻挡层和p型半导体层，所述n型半导体层、所述有源层、所述电子阻挡层和所述p型半导体层依次层叠在所述衬底上，所述电子阻挡层包括(n+1)个第一子层和n个第二子层，n为正整数，所述(n+1)个第一子层和所述n个第二子层交替层叠设置；每个所述第一子层的材料采用p型掺杂的氮化铝镓，每个所述第二子层的材料采用掺杂铌的氮化镓。

可选地，所述n个第二子层的厚度沿所述发光二极管外延片的层叠方向逐层减小。

优选地，所述第二子层的厚度为2nm～5nm。

更优选地，所述第一子层的厚度为所述第二子层的厚度为5倍～10倍。

可选地，所述n个第二子层中铌的掺杂浓度沿所述发光二极管外延片的层叠方向逐层减小。

优选地，所述第二子层中铌原子和镓原子的数量比为3/7～4/6。

可选地，1≤n≤10。

另一方面，本发明实施例提供了一种发光二极管外延片的制作方法，所述制作方法包括：

提供一衬底；

在所述衬底上依次形成n型半导体层、有源层、电子阻挡层和p型半导体层；

其中，所述电子阻挡层包括(n+1)个第一子层和n个第二子层，n为正整数，所述(n+1)个第一子层和所述n个第二子层交替层叠设置；每个所述第一子层的材料采用p型掺杂的氮化铝镓，每个所述第二子层的材料采用掺杂铌的氮化镓。

可选地，所述第二子层采用分子束外延工艺形成。

优选地，采用分子束外延工艺形成所述第二子层，包括：

控制反应室的真空度为10^-7pa～10^-9pa，所述衬底的温度为550℃～750℃，以10^-3pa～10^-5pa的分压驱动铌原子束、以10^-3pa～10^-5pa的分压驱动镓原子束、以10^-2pa～10^-4pa的分压驱动氮原子束驱动氮原子束相互作用，形成所述第二子层。

本发明实施例提供的技术方案带来的有益效果是：

通过在p型掺杂的氮化铝镓中插入至少一层掺杂铌的氮化镓，掺杂铌的氮化镓和p型掺杂的氮化铝镓的交界面具有较强的二维空穴气，有利于p型半导体层提供的空穴进行横向扩展，从而大大提高了空穴的迁移率，增加了注入有源层的空穴数量，进而提高了有源层中电子和空穴的复合效率，最终提高了led的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管外延片的结构示意图；

图2是本发明实施例提供的电子阻挡层的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10、电子提供层20、有源层30和空穴提供层40，电子提供层20、有源层30、电子阻挡层40和空穴提供层50依次层叠在衬底10上。

图2为本发明实施例提供的电子阻挡层的结构示意图。参见图2，在本实施例中，电子阻挡层40包括(n+1)个第一子层41和n个第二子层42，n为正整数，(n+1)个第一子层41和n个第二子层42交替层叠设置。第一子层41的材料采用p型掺杂(如镁)的氮化铝镓，第二子层42的材料采用掺杂铌的氮化镓。

本发明实施例通过在p型掺杂的氮化铝镓中插入至少一层掺杂铌的氮化镓，掺杂铌的氮化镓和p型掺杂的氮化铝镓的交界面具有较强的二维空穴气，有利于p型半导体层提供的空穴进行横向扩展，从而大大提高了空穴的迁移率，增加了注入有源层的空穴数量，进而提高了有源层中电子和空穴的复合效率，最终提高了led的发光效率。

可选地，n个第二子层42的厚度可以沿该发光二极管外延片的层叠方向逐层减小。靠近有源层的第二子层较厚，有利于空穴进行横向扩展，提高空穴的迁移率，最终提高led的发光效率。

优选地，第二子层42的厚度可以为2nm～5nm。如果第二子层的厚度小于2nm，则可能由于第二子层较薄而无法有效促进空穴的横向扩展；如果第二子层的厚度大于5nm，则可能由于第二子层较厚而与第一子层之间产生较大的晶格失配，产生较多的缺陷，降低外延片整体的晶体质量，影响有源层中电子和空穴的复合发光，最终降低led的发光效率。

更优选地，第一子层41的厚度可以为第二子层42的厚度为5倍～10倍。如果第一子层的厚度小于第二子层的厚度的5倍，则可能由于第一子层较薄而无法为有效阻挡电子跃迁到p型半导体层中；如果第一子层的厚度大于第二子层的厚度的10倍，则可能由于第一子层较厚而导致第一子层无法有效促进空穴的横向扩展。

具体地，第一子层41的厚度可以为10nm～50nm。

可选地，n个第二子层42中铌的掺杂浓度可以沿该发光二极管外延片的层叠方向逐层减小。靠近有源层的第二子层中铌的掺杂浓度较高，有利于空穴进行横向扩展，提高空穴的迁移率，最终提高led的发光效率。

优选地，第二子层42中铌原子和镓原子的数量比为3/7～4/6。如果第二子层中铌原子和镓原子的数量比小于3/7，则可能由于第二子层中铌的掺杂浓度较低而无法有效促进空穴的横向扩展；如果第二子层中铌原子和镓原子的数量比大于4/6，则可能由于第二子层中铌的掺杂浓度较高而与第一子层之间产生较大的晶格失配，产生较多的缺陷，降低外延片整体的晶体质量，影响有源层中电子和空穴的复合发光，最终降低led的发光效率。

具体地，第一子层41中p型掺杂剂的掺杂浓度可以为10²⁰/cm³～10²¹/cm³。

可选地，1≤n≤10。在有效促进空穴横向扩展的情况下，尽可能减少工艺的复杂度，提高生产效率，降低实现成本。

进一步地，电子阻挡层40的厚度可以为15nm～100nm。

具体地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)，如晶向为[0001]的蓝宝石。n型半导体层20的材料可以采用n型掺杂(如硅)的氮化镓。有源层30可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(ingan)，如inxga1-xn，0＜x＜1，量子垒的材料可以采用氮化镓。p型半导体层50的材料可以采用p型掺杂(如镁)的氮化镓。

进一步地，n型半导体层20的厚度可以为1μm～5μm，优选为3μm；n型半导体层20中n型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10¹⁹/cm³，优选为5*10¹⁸/cm³。量子阱的厚度可以为3nm～4nm，优选为3.5nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～11个，优选为8个。p型半导体层40的厚度可以为100nm～800nm，优选为400nm；p型半导体层40中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10¹⁹/cm³，优选为5*10¹⁸/cm³。

可选地，如图1所示，该发光二极管外延片还可以包括缓冲层61，缓冲层61设置在衬底10和n型半导体层20之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为外延生长提供成核中心。

具体地，缓冲层61的材料可以采用氮化镓。

进一步地，缓冲层61的厚度可以为15nm～40nm，优选为25nm。

优选地，如图1所示，该发光二极管外延片还可以包括未掺杂氮化镓层62，未掺杂氮化镓层62设置在缓冲层61和n型半导体层20之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

进一步地，未掺杂氮化镓层62的厚度可以为1μm～5μm，优选为3μm。

可选地，如图1所示，该发光二极管外延片还可以包括应力释放层70，应力释放层70设置在n型半导体层20和有源层30之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高led的内量子效率，进而提高led的发光效率。

具体地，应力释放层70的材料可以采用镓铟铝氮(alingan)，可以有效释放蓝宝石和氮化镓晶格失配产生的应力，改善外延片的晶体质量，提高led的发光效率。

优选地，应力释放层70中铝组分的摩尔含量可以小于或等于0.2，应力释放层70中铟组分的摩尔含量可以小于或等于0.05，以避免造成不良影响。

进一步地，应力释放层70的厚度可以为50nm～500nm，优选为300nm。

可选地，如图1所示，该发光二极管外延片还可以包括低温p型层80，低温p型层80设置在有源层30和电子阻挡层40之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温p型层80的材料可以为与p型半导体层50的材料相同。在本实施例中，低温p型层80的材料可以为p型掺杂的氮化镓。

进一步地，低温p型层80的厚度可以为10nm～50nm，优选为30nm；低温p型层80中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该发光二极管外延片还可以包括接触层90，接触层90设置在p型半导体层50上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

具体地，接触层90的材料可以采用p型掺杂的氮化铟镓、p型掺杂的氮化镓、n型掺杂的氮化铟镓、n型掺杂的氮化镓中的一种。

进一步地，p型接触层90的厚度可以为5nm～100nm，优选为50nm；p型接触层90中p型掺杂剂的掺杂浓度可以为10²¹/cm³～10²²/cm³，优选为5*10²¹/cm³。

本发明实施例提供了一种发光二极管外延片的制作方法，适用于制作图1所示的发光二极管外延片。该制作方法包括：

步骤201：提供一衬底。

控制温度为1000℃～1200℃(优选为1100℃)，在氢气气氛中对衬底进行1分钟～10分钟(优选为5分钟)退火处理；

对衬底进行氮化处理。

通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

步骤202：在衬底上依次形成n型半导体层、有源层、电子阻挡层和p型半导体层。

在本实施例中，电子阻挡层包括(n+1)个第一子层和n个第二子层，n为正整数，(n+1)个第一子层和n个第二子层交替层叠设置；每个第一子层的材料采用p型掺杂的氮化镓，每个第二子层的材料采用掺杂铌的氮化镓。

可选地，第二子层可以采用分子束外延(英文：molecularbeamepitaxy，简称：mbe)工艺形成。利用分子束外延工艺实现第二子层的形成。

优选地，采用分子束外延工艺形成第二子层，可以包括：

控制反应室的真空度为10^-7pa～10^-9pa，衬底的温度为550℃～750℃，以10^-3pa～10^-5pa的分压驱动铌原子束、以10^-3pa～10^-5pa的分压驱动镓原子束、以10^-2pa～10^-4pa的分压驱动氮原子束驱动氮原子束相互作用，形成第二子层。

通过采用上述工艺条件，形成的第二子层质量较好。

进一步地，氮原子束可以为脉冲原子束，氮原子束的脉冲频率可以为2hz～30hz，氮原子束的脉冲宽度可以为30ns～100ns，可以有效控制化合物的氮元素的量，形成所需的化合物。

具体地，该步骤202可以包括：

第一步，控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在衬底上生长n型半导体层；

第二步，在n型半导体层上生长有源层；其中，量子阱的生长温度为720℃～829℃(优选为760℃)，压力为100torr～500torr(优选为300torr)；量子垒的生长温度为850℃～959℃(优选为900℃)，压力为100torr～500torr(优选为300torr)；

第三步，在有源层上生长电子阻挡层；

第四步，控制温度为850℃～1080℃(优选为960℃)，压力为100torr～300torr(优选为200torr)，在电子阻挡层上生长p型半导体层。

可选地，在第一步之前，该制作方法还可以包括：

在衬底上生长缓冲层。

相应地，n型半导体层生长在缓冲层上。

具体地，在衬底上生长缓冲层，可以包括：

控制温度为400℃～600℃(优选为500℃)，压力为400torr～600torr(优选为500torr)，在衬底上生长缓冲层；

控制温度为1000℃～1200℃(优选为1100℃)，压力为400torr～600torr(优选为500torr)，对缓冲层进行5分钟～10分钟(优选为8分钟)的原位退火处理。

优选地，在衬底上生长缓冲层之后，该制作方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，n型半导体层生长在未掺杂氮化镓层上。

具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长未掺杂氮化镓层。

可选地，在第二步之前，该制作方法还可以包括：

在n型半导体层上生长应力释放层。

相应地，有源层生长在应力释放层上。

具体地，在n型半导体层上生长应力释放层，可以包括：

控制温度为800℃～1100℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在n型半导体层上生长应力释放层。

可选地，在第三步之前，该制作方法还可以包括：

在有源层上生长低温p型层。

相应地，电子阻挡层生长在低温p型层上。

具体地，在有源层上生长低温p型层，可以包括：

控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温p型层。

可选地，在第四步之后，该制作方法还可以包括：

在p型半导体层上生长接触层。

具体地，在p型半导体层上生长接触层，可以包括：

控制温度为850℃～1050℃(优选为950℃)，压力为100torr～300torr(优选为200torr)，在p型半导体层上生长接触层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。