一种基于氮化镓功率HEMT结构低欧姆接触电阻的结构及其制作方法与流程

本发明属于微电子技术领域，具体而言是一种基于sn/ti/al/ti/au复合结构的氮化镓hemt低电阻欧姆接触的制作方法，制备的器件可用于高压大功率应用场合。

背景技术：

第三代半导体材料即宽禁带(widebandgapsemiconductor，简称wbgs)半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等以后发展起来。在第三代半导体材料中，氮化镓(gan)具有宽带隙、直接带隙、高击穿电场、较低的介电常数、高电子饱和漂移速度、抗辐射能力强和良好的化学稳定性等优越性质，成为继锗、硅、砷化镓之后制造新一代微电子器件和电路的关键半导体材料。特别是高温、大功率、高频和抗辐照电子器件以及全波长、短波长光电器件方面具有得天独厚的优势，是实现高温与大功率、高频及抗辐射、全波长光电器件的理想材料，是微电子、电力电子、光电子等高新技术以及国防工业、信息产业、机电产业和能源产业等支柱产业进入21世纪后赖以继续发展的关键基础材料。

gan基hemt器件是在能形成二维电子气(2deg)的异质结上用类似金属半导体场效应晶体管(mesfet)的工艺制作成而成，其源漏之间的主要电导由2deg导电沟道提供，再由algan势垒层上的肖特基栅施加偏压来改变耗尽区的厚度，从而控制沟道2deg的浓度及器件的工作状态。根据yoledéveloppement公司去年发布的《功率gan：外延、器件、应用及技术趋势-2017版》报告，2016年，全球功率gan市场规模已经达到了1400万美元。功率gan技术凭借其高性能和高频解决方案适用性，短期内预计将展现巨大的市场潜力。

技术实现要素：

本发明的目的在于针对氮化镓hemt功率器件高欧姆接触电阻的难点，从器件工艺制备过程的优化角度提出基于sn/ti/al/ti/au复合结构的氮化镓hemt低电阻欧姆接触的制作方法，以降低欧姆接触电阻，提高hemt器件的性能。

为实现上述目的，本发明的器件结构各层从下至上依次排布，包括衬底、低温氮化镓成核层、氮化镓缓冲层、氮化镓沟道层、氮化铝插入层、铝镓氮势垒层、漏电极、源电极、栅电极和介质层，其中漏电极和源电极分居栅电极的两端，栅电极与铝镓氮势垒层之间还设有介质层，在氮化铝插入层与铝镓氮势垒层之间形成二维电子气沟道。

优选的，所述衬底为可以用来外延氮化镓薄膜的所有材料，包括绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓和金刚石等材料。

优选的，低温氮化镓成核层，生长温度400-700℃，薄膜厚度10-50nm，用于为后续的氮化镓缓冲层生长提供成核节点，提高氮化镓薄膜结晶质量。

优选的，所述氮化镓缓冲层，为采用金属有机源化学气相沉积(mocvd)或其他方法非故意掺杂生长形成的氮化镓薄膜层，薄膜厚度范围为100nm-10um。其质量直接影响随后生长的异质结的质量，该区域的各种晶格缺陷还能俘获电子，从而影响2deg的密度。

优选的，所述氮化镓沟道层、铝镓氮插入层和algan势垒功能层界面处形成的高浓度2deg的沟道。

优选的，所述的漏电极和源电极，采用锡/钛/铝/钛/金(sn/ti/al/ti/au)多层合金。锡金属层厚度为1-20nm，形成n型重掺杂，减小欧姆接触电阻。

优选的，所述的栅电极为常规的肖特基接触或者金属-介质层-半导体结构。

优选的，所述的绝缘介质层为sinx或是sio2薄膜材料，用于隔绝algan与栅电极直接接触，减少栅漏电，提高器件击穿电压。

优选的，欧姆接触是指sn/ti/al/ti/au合金与algan/gan的接触，其接触面的电阻值远小于半导体本身的电阻，不会产生明显的附加阻抗，也不会使algan/gan异质结内部的平衡载流子浓度发生显著的变化。器件工作时，大部分的电压降在活动区(activeregion)而不在接触面，不会影响期间的伏安特性。在高频和大功率器件中，欧姆接触是设计和制造的关键问题之一。

所述的欧姆接触，是利用隧道效应的原理algan/gan异质结上制备而成的。金属和半导体接触时，如果半导体掺杂浓度很高，势垒区宽度会变薄，欧姆接触电阻变小，电子很容易通过隧道效应产生隧道电流。其接触电阻大小由公式1定义：

其中，mn^*表示电子有效质量，ε表示介电常数，nd表示掺杂浓度。由公式1可以看出，掺杂浓度越高，接触电阻rc越小，本发明引入sn金属，其目的之一是提高algan/gan异质结表面的n型电子掺杂浓度。

所述的欧姆接触电阻一般采用传输线模型(transmissionlinemodel：tlm)进行测量。通过刻蚀材料表面形成台面，制作成呈线性排列的一系列长为w,宽为d的矩形金属电极。每两个相邻的电极之间都对应有一个不同的间距，其总电阻r由两部分组成：

其中，rc为接触电阻大小，rsh为材料的方块电阻，l为相邻两电极的间距。

优选的，所述的肖特基接触是指ni/au等合金与algan/gan的接触，由于两者结合后接触势垒较高，形成肖特基接触。

优选的，所述的sn/ti/al/ti/au合金采用电子束蒸发方法制备而成，依次溅射sn、ti、al、ti、au五种材料，形成多层金属，最后经过高温退火形成合金。

优选的，所述的ti/al/ti/au作为传统的合金金属，其中al是天然的欧姆接触材料，其基础功函数低，使用做作为主材料；第一层ti可以与底层algan/gan形成tin，同时形成大量起n型掺杂的n空位，降低接触电阻；au作为最上层的保护层，保护合金不被空气氧化；第二层ti作为势垒层，阻止au向下渗透。

优选的，所述的sn作为最先淀积的薄膜层，与底层algan/gan相作用形成大量起n型掺杂的n空位，降低接触势垒。

优选的，所述的高温退火过程，温度范围为300℃-1000℃，退火时间为5-300s。

优选的，所述的欧姆接触电阻，能够有效的影响hemt器件的跨导和饱和电流。欧姆接触电阻越低，器件的跨导就越高，饱和电流越大，器件的电特性越好。

优选的，所述sn金属层的厚度为3nm、5nm或8nm。

与现有技术相比，本发明具有如下优点和技术效果：

该器件是一种gan基的高电子迁移率晶体管器件，采用本方法形成的欧姆接触，其接触电阻低于目前工艺水平(降低0.2ω.cm左右)，器件的导通电阻会下降10％-20％，跨导增加5％-15％，而且制造工艺简单，重复性好的特点。同时结合器件hemt原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，适用于高压大功率电子器件应用。

附图说明

图1为本发明的结构示意图。

其中：101-衬底，102-成核层，103-缓冲层，104-沟道层，105-插入层，106-铝镓氮势垒层，107-漏电极，108-源电极，109-栅电极，110-二维电子气沟道，111-介质层。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。

本发明的器件结构各层从下至上依次排布，包括：衬底101、低温氮化镓成核层102、氮化镓缓冲层103、氮化镓沟道层104、氮化铝插入层105、铝镓氮势垒层106、漏电极107、源电极108、栅电极109和介质层111，其中漏电极107和源电极108分居栅电极109的两端，栅电极109与铝镓氮势垒层106之间还设有介质层111，在氮化铝插入层105与铝镓氮势垒层106之间形成二维电子气沟道110。本发明的器件结构采用以下方法制得：

实施例1

(1)采用mocvd技术与设备在6inch大小的衬底绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等材料进行algan/gan异质结外延。该技术为一般传统技术，algan/gan异质结结构依次包括gan缓冲层102、低温gan成核层103、gan沟道层104、algan势垒功能层105及界面处形成的高浓度2deg的二维电子气沟道110。

(2)采用等离子增强化学沉积方法(pecvd)在上述algan/gan异质结材料表面沉积一层sinx薄膜层作为介质层，厚度为100nm。

(3)将步骤(2)获得的上述材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。

(4)将步骤(3)获得的上述材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积锡(sn)、钛(ti)、铝(al)、钛(ti)和金(au)五种金属，其中x取值为10％，五层金属层的厚度分别为3nm、20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。

(5)将步骤(4)获得的上述材料进行有机清洗，清洗结束后对上述材料进行退火处理，退火温度为830℃，退火时间为30s。

(6)将步骤(5)获得的上述材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成栅电极凹槽。

(7)将步骤(6)获得的上述材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(ni)、铂(pt)、金(au)和钛(ti)四种金属，厚度分别15nm、20nm、5000nm、和5nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

实施例2

(1)采用mocvd技术与设备在6inch大小的衬底绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等材料进行algan/gan异质结外延。该技术为一般传统技术，algan/gan异质结结构依次包括gan缓冲层102、低温gan成核层103、gan沟道层104、algan势垒功能层105及界面处形成的高浓度2deg的沟道110。

(2)采用等离子增强化学沉积方法(pecvd)在上述algan/gan异质结材料表面沉积一层sinx薄膜层作为介质层，厚度为150nm。

(3)将步骤(2)获得的上述材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。

(4)将步骤(3)获得的上述材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积锡(sn)、钛(ti)、铝(al)、钛(ti)和金(au)五种金属，其中x取值为10％，五层金属层的厚度分别为5nm、20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。

(5)将步骤(4)获得的上述材料进行有机清洗，清洗结束后对上述材料进行退火处理，退火温度为830℃，退火时间为30s。

(6)将步骤(5)获得的上述材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层除掉，其余地方保留光刻胶涂层，形成栅电极凹槽。

(7)将步骤(6)获得的上述材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(ni)、铂(pt)、金(au)和钛(ti)四种金属，厚度分别15nm、20nm、5000nm、和5nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

实施例3

(1)采用mocvd技术与设备在6inch大小的衬底绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等材料进行algan/gan异质结外延。该技术为一般传统技术，algan/gan异质结结构依次包括gan缓冲层102、低温gan成核层103、gan沟道层104、algan势垒功能层105及界面处形成的高浓度2deg的二维电子气沟道110。

(2)采用等离子增强化学沉积方法(pecvd)在上述algan/gan异质结材料表面沉积一层sinx薄膜层作为介质层，厚度为150nm。

(3)将步骤(2)获得的上述材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。

(4)将步骤(3)获得的上述材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积锡(sn)、钛(ti)、铝(al)、钛(ti)和金(au)五种金属，其中x取值为10％，五层金属层的厚度分别为8nm、20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。

(5)将步骤(4)获得的上述材料进行有机清洗，清洗结束后对上述材料进行退火处理，退火温度为830℃，退火时间为30s。

(6)将步骤(5)获得的上述材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成栅电极凹槽。

(7)将步骤(6)获得的上述材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(ni)、铂(pt)、金(au)和钛(ti)四种金属，厚度分别15nm、20nm、5000nm、和5nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。