一种氮化镓HEMT低欧姆接触电阻结构及其制作方法与流程

本发明涉及微电子技术领域，具体涉及一种氮化镓hemt低欧姆接触电阻结构及其制作方法。

背景技术：

随着现代武器装备和航空航天、核能、通信技术、汽车电子、开关电源的发展，对半导体器件的性能提出了更高的要求。作为宽禁带半导体材料的典型代表，gan基材料具有禁带宽度大、电子饱和漂移速度高、临界击穿场强高、热导率高、稳定性好、耐腐蚀、抗辐射等特点，可用于制作高温、高频及大功率电子器件。另外，gan还具有优良的电子特性，可以和algan形成调制掺杂的algan/gan异质结构，该结构在室温下可以获得高于1500cm²/vs的电子迁移率，以及高达3×10⁷cm/s的峰值电子速度和2×10⁷cm/s的饱和电子速度，并获得比第二代化合物半导体异质结构更高的二维电子气密度，被誉为是研制微波功率器件的理想材料。因此，基于algan/gan异质结的高电子迁移率晶体管(hemt)在微波大功率器件方面具有非常好的应用前景。

gan是第三代半导体材料的典型代表，具有宽禁带、高击穿电场、高频、高效等优异性质，gan基hemt器件是在能形成二维电子气(2deg)的异质结上用类似金属半导体场效应晶体管(mesfet)的工艺制作成而成，其源漏之间的主要电导由2deg导电沟道提供，再由algan势垒层上的肖特基栅施加偏压来改变耗尽区的厚度，从而控制沟道2deg的浓度及器件的工作状态。氮化镓hemt的器件特性和材料参数需要尽量满足以下要求：

1、高的输出阻抗，这要求缓冲层漏电小，即缓冲层呈高阻状态且缺陷密度小；

2、高击穿电压，这对提高器件的输出功率和功率开关的电压承受能力非常重要；

3、跨导高且和栅压保持好的线性关系，这与器件的频率特性和开关速度息息相关；

4、不大于沟道电阻的欧姆接触电阻，这对器件的膝点电压、导通电阻和跨导都有影响；

5、好的夹断特性，关态电流至少比开态电流小3个数量级；

6、较高的截止频率，这与才能保证微波功率器件在高频下的电流驱动能力；

7、良好的散热能力，这在大功率器件应用中非常重要。

如申请号为201410121742.x公开了一种超低欧姆接触电阻石墨烯晶体管，包括衬底以及位于衬底之上的源极和漏极，源极和漏极之间形成沟道区，沟道区从下往上依次为:石墨烯层、介质层和栅极。其制备方法包括:①形成石墨烯层:②沉积介质层:③在介质层上，通过光刻胶图形覆盖沟道区域:④腐蚀掉暴露出来的介质层:⑤刻蚀掉暴露出来的石墨烯层:⑥蒸发源漏极欧姆接触金属，形成欧姆接触金属层:⑦通过光刻胶图形覆盖所需要的源极和漏极区域:⑧形成源极和漏极:⑨形成栅极。该方法实现了源漏欧姆接触金属与石墨烯的一维线接触，从而大大减小石墨烯与金属的接触电阻，从而增大最大振荡频率，有利于实现石墨烯场效应晶体管的应用，但是该种方法并未公开在降低接触电阻同时如何保证拥有高阈值电压、高击穿电压、高电流密度和优良的夹断特性。

如申请号为201410318075.4公开了一种低欧姆接触电阻的半导体器件及其制作方法，半导体器件从下到上依次包括:衬底层:氮化物成核层:氮极性面的氮化物缓冲层:氮化物势垒层:氮化物沟道层:氮化物过渡层:氮化物帽层:氮化物过渡层和氮化物帽层的中部被刻蚀贯穿形成栅极凹槽:源极和漏极，在源极和漏极之间位于栅极凹槽内的栅极，栅极与氮化物过渡层及氮化物帽层分离。该种半导体器件中源、漏金属电极通过氮化物帽层以及氧化物过渡层与沟道层中的二维电子气相连，在利用氮极性面氮化物材料以及氮化物帽层等优势的基础上，引入一层氮化物过渡层，使得源、漏金属电极与沟道层中二维电子气之间的势垒几乎为零，接触电阻非常低，可广泛应用于氮化镓器件，但是该种方法并未公开在降低接触电阻同时如何保证拥有高阈值电压、高击穿电压、高电流密度和优良的夹断特性。

技术实现要素：

本发明的目的在于提供一种氮化镓hemt低欧姆接触电阻结构及其制作方法，以解决现有技术中导致的上述多项缺陷。

一种氮化镓hemt低欧姆接触电阻结构及其制作方法，包括衬底、缓冲层、沟道层和势垒功能层，所述衬底、缓冲层、沟道层和势垒功能层由下而上依次设置，所述势垒功能层上方设有介质层，所述介质层顶部的两侧设有与势垒功能层连接的源电极和漏电极，所述介质层顶部的中间设有与势垒功能层连接的栅电极。

优选的，所述衬底尺寸大小为2-12inch，材质为蓝宝石、硅、碳化硅、氮化镓、氧化锌或金刚石材料。

优选的，所述缓冲层为gan缓冲层，采用mocvd(金属有机气相外延沉积)非故意掺杂生长形成的半绝缘高质量的gan薄膜层，薄膜厚度范围为100nm-100um。

优选的，所述栅电极为肖特基结构或者金属-介质层-半导体结构。

优选的，所述势垒功能层为alyga1-yn势垒层，为栅极肖特基接触提供一定的势垒高度，其中0<y<1,厚度为5-35nm。

优选的，所述源电极和漏电极，采用锗硅/钛/铝/镍/金(gexsi1-x/ti/al/ni/au)多层合金，采用电子束蒸发的方法进行制备，其中0<x<1,gexsi1-x与alyga1-yn势垒层形成n型重掺杂，减小欧姆接触电阻，其中gexsi1-x厚度为1-20nm，且合金中ge的摩尔组分为10％-80％。

优选的，所述欧姆接触电阻，在氮气环境下，经过15-180s时间的600-1000℃的升温退火工艺，使多层合金与alyga1-yn势垒层形成。

欧姆接触是指gexsi1-x/ti/al/ni/au合金与algan/gan的接触，其接触面的电阻值远小于半导体本身的电阻，不会产生明显的附加阻抗，也不会使algan/gan异质结内部的平衡载流子浓度发生显著的变化。器件工作时，大部分的电压降在活动区(activeregion)而不在接触面，不会影响期间的伏安特性。在高频和大功率器件中，欧姆接触是设计和制造的关键问题之一。

欧姆接触，是利用隧道效应的原理制备而成的。金属和半导体接触时，如果半导体掺杂浓度很高，势垒区宽度会变薄，欧姆接触电阻变小，电子很容易通过隧道效应产生隧道电流。其接触电阻大小由公式1定义：

其中，mn^*表示电子有效质量，ε表示介电常数，nd表示掺杂浓度。由公式1可以看出，掺杂浓度越高，接触电阻rc越小，本发明引入ge/si合金，其目的之一是提高algan/gan异质结表面的n型电子掺杂浓度。

欧姆接触电阻一般采用传输线模型(transmissionlinemodel：tlm)进行测量。通过刻蚀材料表面形成台面，制作成呈线性排列的一系列长为w,宽为d的矩形金属电极。每两个相邻的电极之间都对应有一个不同的间距，其总电阻r由两部分组成：

其中，rc为接触电阻大小，rsh为材料的方块电阻，l为相邻两电极的间距。

优选的，所述的任意一种氮化镓hemt低欧姆接触电阻结构的制作方法，包括以下步骤：

(1)、采用mocvd技术与设备在6inch大小的衬底(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石)材料进行algan/gan异质结外延，algan/gan异质结结构依次包括缓冲层、沟道层、势垒功能层及界面处形成的高浓度二维电子气沟道；

(2)、采用等离子增强化学沉积方法(pecvd)在上述algan/gan异质结材料表面沉积一层sinx或是sio2薄膜层作为介质层，厚度为100-200nm；

(3)、将步骤(2)得到的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽；

(4)、将步骤(3)得到的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积锗硅(gexsi1-x)、钛(ti)、铝(al)、镍(ni)和金(au)五种金属，其中x取值为10％，五层金属层的厚度分别为2-10nm、20nm、150nm、50nm和100nm，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案；

(5)、将步骤(4)得到的材料进行有机清洗，清洗结束后进行退火处理，退火温度为700-900℃，退火时间为10-60s；

(6)、将步骤(5)得到的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成栅电极凹槽；

(7)、将步骤(6)得到的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积镍(ni)、铂(pt)、金(au)和钛(ti)四种金属，厚度分别15nm、20nm、500nm和5nm，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

本发明的优点在于：该种氮化镓hemt低欧姆接触电阻结构及其制作方法，制作的器件是一种gan基的高电子迁移率晶体管器件，采用本方法形成的欧姆接触，其接触电阻低于目前工艺水平(降低0.2ω.cm左右)，器件的导通电阻会下降10％-20％，跨导增加5％-15％，而且制造工艺简单，重复性好的特点，同时结合器件hemt原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，适用于高压大功率电子器件和射频微波功率器件等领域。

附图说明

图1为本发明的结构示意图。

图2为本发明中的金属半导体接触示意图。

其中：101-衬底，102-缓冲层，103-沟道层，104-势垒功能层，105-漏电极，106-源电极，107-栅电极，108-沟道，109-介质层。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。

实施例1

如图1所示，一种氮化镓hemt低欧姆接触电阻结构及其制作方法，包括衬底101、缓冲层102、沟道层103和势垒功能层104，所述衬底101、缓冲层102、沟道层103和势垒功能层104由下而上依次设置，所述势垒功能层104上方设有介质层109，介质层109为sinx或是sio2薄膜材料，用于隔绝algan与栅电极直接接触，减少栅漏电，提高器件击穿电压，所述介质层109顶部的两侧设有与势垒功能层104连接的源电极106和漏电极105，所述介质层109顶部的中间设有与势垒功能层104连接的栅电极107，gexsi1-x作为最先淀积的薄膜层，与底层algan/gan形成大量起n型掺杂的n空位，降低接触电阻。

如图2所示，左半部分为金属材料，右半部分为半导体材料，二者接触后会形成统一的费米能级ef，产生相应的接触势垒qφbm，其中接触势垒qφbm大的金属半导体接触称为肖特基接触，接触势垒qφbm小的金属半导体接触成为欧姆接触。电性的欧姆接触中，接触势垒越小，器件的性能越好。

值得注意的是，所述衬底101尺寸大小为2-12inch，材质为蓝宝石、硅、碳化硅、氮化镓、氧化锌或金刚石材料。

在本实施例中，所述缓冲层102为gan缓冲层，采用mocvd(金属有机气相外延沉积)非故意掺杂生长形成的半绝缘高质量的gan薄膜层，薄膜厚度范围为100nm-100um，其质量直接影响随后生长的异质结的质量，该区域的各种晶格缺陷还能俘获电子，从而影响2deg的密度。

在本实施例中，所述栅电极107为肖特基结构或者金属-介质层-半导体结构，肖特基接触是指ni/au等合金与algan/gan的接触，由于两者结合后接触势垒较高，形成肖特基接触。

在本实施例中，所述势垒功能层104为alyga1-yn势垒层，为栅极肖特基接触提供一定的势垒高度，其中0<y<1,厚度为5-35nm，沟道层103和势垒功能层104界面处形成有高浓度二维电子气沟道108。

在本实施例中，所述源电极106和漏电极105，采用锗硅/钛/铝/镍/金(gexsi1-x/ti/al/ni/au)多层合金，采用电子束蒸发的方法进行制备，其中0<x<1,gexsi1-x与alyga1-yn势垒层形成n型重掺杂，减小欧姆接触电阻，其中gexsi1-x厚度为1-20nm，且合金中ge的摩尔组分为10％-80％，gexsi1-x/ti/al/ni/au合金采用电子束蒸发方法依次蒸发gexsi1-x、ti、al、ni、au五种材料，形成多层金属，最后经过高温退火形成合金，高温退火过程，温度范围为300℃-1000℃，退火时间为5s-300s，ti/al/ni/au作为传统的合金金属，其中al是天然的欧姆接触材料，其基础功函数低，作为主材料；ti可以与底层algan/gan形成tin，同时形成大量起n型掺杂的n空位，降低接触电阻；au作为最上层的保护层，保护合金不被空气氧化；ni作为势垒层，阻止au向下渗透。

在本实施例中，所述欧姆接触电阻，在氮气环境下，经过15-180s时间的600-1000℃的升温退火工艺，使多层合金与alyga1-yn势垒层形成，能够有效的影响hemt器件的跨导和饱和电流。欧姆接触电阻越低，器件的跨导就越高，饱和电流越大，器件的电特性越好。

此外，所述的任意一种氮化镓hemt低欧姆接触电阻结构及其制作方法，包括以下步骤：

(1)、采用mocvd技术与设备在6inch大小的衬底(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石)材料进行algan/gan异质结外延，algan/gan异质结结构依次包括缓冲层102、沟道层103、势垒功能层104及界面处形成的高浓度二维电子气沟道108；

(2)、采用等离子增强化学沉积方法(pecvd)在上述algan/gan异质结材料表面沉积一层sinx或是sio2薄膜层作为介质层，厚度为100nm；

(3)、将步骤(2)得到的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽；

(4)、将步骤(3)得到的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积锗硅(gexsi1-x)、钛(ti)、铝(al)、镍(ni)和金(au)五种金属，其中x取值为10％，五层金属层的厚度分别为2nm、20nm、150nm、50nm和100nm，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案；

(5)、将步骤(4)得到的材料进行有机清洗，清洗结束后进行退火处理，退火温度为700℃，退火时间为10s；

(6)、将步骤(5)得到的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成栅电极凹槽；

(7)、将步骤(6)得到的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积镍(ni)、铂(pt)、金(au)和钛(ti)四种金属，厚度分别15nm、20nm、500nm和5nm，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案

实施例2

如图1所示，一种氮化镓hemt低欧姆接触电阻结构及其制作方法，包括衬底101、缓冲层102、沟道层103和势垒功能层104，所述衬底101、缓冲层102、沟道层103和势垒功能层104由下而上依次设置，所述势垒功能层104上方设有介质层109，介质层109为sinx或是sio2薄膜材料，用于隔绝algan与栅电极直接接触，减少栅漏电，提高器件击穿电压，所述介质层109顶部的两侧设有与势垒功能层104连接的源电极106和漏电极105，所述介质层109顶部的中间设有与势垒功能层104连接的栅电极107，gexsi1-x作为最先淀积的薄膜层，与底层algan/gan形成大量起n型掺杂的n空位，降低接触电阻。

值得注意的是，所述衬底101尺寸大小为2-12inch，材质为蓝宝石、硅、碳化硅、氮化镓、氧化锌或金刚石材料。

在本实施例中，所述缓冲层102为gan缓冲层，采用mocvd(金属有机气相外延沉积)非故意掺杂生长形成的半绝缘高质量的gan薄膜层，薄膜厚度范围为100nm-100um，其质量直接影响随后生长的异质结的质量，该区域的各种晶格缺陷还能俘获电子，从而影响2deg的密度。

在本实施例中，所述栅电极107为肖特基结构或者金属-介质层-半导体结构，肖特基接触是指ni/au等合金与algan/gan的接触，由于两者结合后接触势垒较高，形成肖特基接触。

在本实施例中，所述势垒功能层104为alyga1-yn势垒层，为栅极肖特基接触提供一定的势垒高度，其中0<y<1,厚度为5-35nm，沟道层103和势垒功能层104界面处形成有高浓度二维电子气沟道108。

在本实施例中，所述源电极105和漏电极106，采用锗硅/钛/铝/镍/金(gexsi1-x/ti/al/ni/au)多层合金，采用电子束蒸发的方法进行制备，其中0<x<1,gexsi1-x与alyga1-yn势垒层形成n型重掺杂，减小欧姆接触电阻，其中gexsi1-x厚度为1-20nm，且合金中ge的摩尔组分为10％-80％，gexsi1-x/ti/al/ni/au合金采用电子束蒸发方法形成，依次沉积gexsi1-x、ti、al、ni、au五种材料，形成多层金属，最后经过高温退火形成合金，高温退火过程，温度范围为300℃-1000℃，退火时间为5s-300s，ti/al/ni/au作为传统的合金金属，其中al是天然的欧姆接触材料，其基础功函数低，使用做作为主材料；ti可以与底层algan/gan形成tin，同时形成大量起n型掺杂的n空位，降低接触电阻；au作为最上层的保护层，保护合金不被空气氧化；ni作为势垒层，阻止au向下渗透。

在本实施例中，所述欧姆接触电阻，在氮气环境下，经过15-180s时间的600-1000℃的升温退火工艺，使多层合金与alyga1-yn势垒层形成，能够有效的影响hemt器件的跨导和饱和电流。欧姆接触电阻越低，器件的跨导就越高，饱和电流越大，器件的电特性越好。

此外，所述的任意一种氮化镓hemt低欧姆接触电阻结构及其制作方法，包括以下步骤：

(1)、采用mocvd技术与设备在6inch大小的衬底(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石)材料进行algan/gan异质结外延，algan/gan异质结结构依次包括缓冲层102、沟道层103、势垒功能层104及界面处形成的高浓度二维电子气沟道108；

(2)、采用等离子增强化学沉积方法(pecvd)在上述algan/gan异质结材料表面沉积一层sinx或是sio2薄膜层作为介质层，厚度为150nm；

(3)、将步骤(2)得到的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽；

(4)、将步骤(3)得到的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积锗硅(gexsi1-x)、钛(ti)、铝(al)、镍(ni)和金(au)五种金属，其中x取值为50％，五层金属层的厚度分别为3nm、20nm、150nm、50nm和100nm，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案；

(5)、将步骤(4)得到的材料进行有机清洗，清洗结束后进行退火处理，退火温度为830℃，退火时间为30s；

(6)、将步骤(5)得到的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成栅电极凹槽；

(7)、将步骤(6)得到的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积镍(ni)、铂(pt)、金(au)和钛(ti)四种金属，厚度分别15nm、20nm、500nm和5nm，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

实施例3

如图1所示，一种氮化镓hemt低欧姆接触电阻结构及其制作方法，包括衬底101、缓冲层102、沟道层103和势垒功能层104，所述衬底101、缓冲层102、沟道层103和势垒功能层104由下而上依次设置，所述势垒功能层104上方设有介质层109，介质层109为sinx或是sio2薄膜材料，用于隔绝algan与栅电极直接接触，减少栅漏电，提高器件击穿电压，所述介质层109顶部的两侧设有与势垒功能层104连接的源电极106和漏电极105，所述介质层109顶部的中间设有与势垒功能层104连接的栅电极107，gexsi1-x作为最先淀积的薄膜层，与底层algan/gan形成大量起n型掺杂的n空位，降低接触电阻。

值得注意的是，所述衬底101尺寸大小为2-12inch，材质为蓝宝石、硅、碳化硅、氮化镓、氧化锌或金刚石材料。

在本实施例中，所述缓冲层102为gan缓冲层，采用mocvd(金属有机气相外延沉积)非故意掺杂生长形成的半绝缘高质量的gan薄膜层，薄膜厚度范围为100nm-100um，其质量直接影响随后生长的异质结的质量，该区域的各种晶格缺陷还能俘获电子，从而影响2deg的密度。

在本实施例中，所述栅电极107为肖特基结构或者金属-介质层-半导体结构，肖特基接触是指ni/au等合金与algan/gan的接触，由于两者结合后接触势垒较高，形成肖特基接触。

在本实施例中，所述势垒功能层104为alyga1-yn势垒层，为栅极肖特基接触提供一定的势垒高度，其中0<y<1,厚度为5-35nm，沟道层103和势垒功能层104界面处形成有高浓度二维电子气沟道108。

在本实施例中，所述源电极105和漏电极106，采用锗硅/钛/铝/镍/金(gexsi1-x/ti/al/ni/au)多层合金，采用电子束蒸发的方法进行制备，其中0<x<1,gexsi1-x与alyga1-yn势垒层形成n型重掺杂，减小欧姆接触电阻，其中gexsi1-x厚度为1-20nm，且合金中ge的摩尔组分为10％-80％，gexsi1-x/ti/al/ni/au合金采用电子束蒸发的方法形成，依次沉积gexsi1-x、ti、al、ni、au五种材料，形成多层金属，最后经过高温退火形成合金，高温退火过程，温度范围为300℃-1000℃，退火时间为5s-300s，ti/al/ni/au作为传统的合金金属，其中al是天然的欧姆接触材料，其基础功函数低，使用做作为主材料；ti可以与底层algan/gan形成tin，同时形成大量起n型掺杂的n空位，降低接触电阻；au作为最上层的保护层，保护合金不被空气氧化；ni作为势垒层，阻止au向下渗透。

在本实施例中，所述欧姆接触电阻，在氮气环境下，经过15-180s时间的600-1000℃的升温退火工艺，使多层合金与alyga1-yn势垒层形成，能够有效的影响hemt器件的跨导和饱和电流，欧姆接触电阻越低，器件的跨导就越高，饱和电流越大，器件的电特性越好。

此外，所述的任意一种氮化镓hemt低欧姆接触电阻结构及其制作方法，包括以下步骤：

(1)、采用mocvd技术与设备在6inch大小的衬底(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石)材料进行algan/gan异质结外延，algan/gan异质结结构依次包括缓冲层102、沟道层103、势垒功能层104及界面处形成的高浓度二维电子气沟道108；

(2)、采用等离子增强化学沉积方法(pecvd)在上述algan/gan异质结材料表面沉积一层sinx或是sio2薄膜层作为介质层，厚度为200nm；

(3)、将步骤(2)得到的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽；

(4)、将步骤(3)得到的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积锗硅(gexsi1-x)、钛(ti)、铝(al)、镍(ni)和金(au)五种金属，其中x取值为80％，五层金属层的厚度分别为3nm、20nm、150nm、50nm和100nm，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案；

(5)、将步骤(4)得到的材料进行有机清洗，清洗结束后进行退火处理，退火温度为900℃，退火时间为60s；

(6)、将步骤(5)得到的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成栅电极凹槽；

(7)、将步骤(6)得到的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积镍(ni)、铂(pt)、金(au)和钛(ti)四种金属，厚度分别15nm、20nm、500nm和5nm，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

基于上述，该种氮化镓hemt低欧姆接触电阻结构及其制作方法，涉及微电子技术领域，包括衬底、缓冲层沟道层和势垒功能层，应用于ganhemt器件上，该器件结构包括：在gan沟道层与algan势垒层之间形成二维电子气沟道，采用光刻胶涂覆于algan势垒层顶上中部，采用电子束蒸发或磁控溅射法在algan势垒层顶上中部两侧由下至上依次沉积gesi、ti、al、ni和au，去除algan势垒层顶上中部的光刻胶；将欧姆接触激活，使得合金与沟道二维电子气形成低接触电阻的良好欧姆接触，进而提高了ganhemt器件的性能，采用本方法形成的欧姆接触，其接触电阻低于目前工艺水平(降低0.2ω.cm左右)，器件的导通电阻会下降10％-20％，跨导增加5％-15％，而且制造工艺简单，重复性好的特点。同时结合器件hemt原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，适用于高压大功率电子器件和射频微波功率器件等领域。

由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。