重布线层结构及其制造方法与流程

本发明涉及一种半导体结构及其制造方法，尤其涉及一种重布线层结构及其制造方法。

背景技术：

近年来，由于各种电子构件(例如晶体管、二极管、电阻器、电容器等)的积集度不断提升，半导体工业因而快速成长。这种积集度的提升，大多是因为最小特征尺寸的持续缩小，使得更多的构件整合在一特定的区域中。

相较于传统的封装结构，这些尺寸较小的电子构件具有较小的面积，因而需要较小的封装结构。举例来说，半导体芯片或晶粒具有越来越多的输入/输出(i/o)焊垫，重布线层(redistributionlayer，rdl)可将半导体芯片或晶粒的原始i/o焊垫的位置重新布局于半导体芯片或晶粒的周围，以增加i/o数量。

然而，在传统晶片级封装工艺中，球下金属(under-ballmetallurgy，ubm)层近乎平面的结构，使得ubm层与焊球之间的接触面积较少且结合力较弱，进而导致焊球剥离或是产生金属间化合物(intermetalliccompound，imc)问题。另外，焊球的球高异常也容易导致封装过程中产生冷焊点(coldjoint)或焊料桥接(solderbridge)的问题。

技术实现要素：

本发明提供一种重布线结构，包括：基底、接垫、介电层、自对准结构、导电层以及导电连接件。接垫配置在基底上。介电层配置在基底上，且暴露出部分接垫。自对准结构配置在介电层上。导电层自接垫延伸且共形覆盖自对准结构的表面。导电连接件配置在自对准结构上。

本发明提供一种重布线层结构的制造方法，其步骤如下。在基底上形成接垫。在基底上形成介电层。介电层具有开口，其暴露出部分接垫。通过第一3d打印技术在介电层上形成自对准结构。通过第二3d打印技术形成导电层，导电层自接垫延伸且共形覆盖自对准结构的表面。在自对准结构上形成导电连接件。

基于上述，本发明通过3d打印技术形成具有凹陷部的自对准结构，藉此增加共形覆盖自对准结构的导电层与嵌合于凹陷部中的导电连接件之间的接触面积，避免导电连接件剥离或断裂的问题。因此，本发明便可大幅增加重布线层结构中的导电层与导电连接件之间的结构强度，进而提升产品可靠度。另外，本发明的重布线层结构的制造方法还具有工艺步骤简单的优点，进而提升产品的商业竞争力。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1a至图1d是依照本发明一实施例的一种重布线层结构的制造流程的剖面示意图。

图2是图1b的自对准结构的一部分的剖面放大图。

图3是图1c的导电层的一部分的剖面放大图。

图4是图1d的重布线层结构的一部分的剖面放大图。

具体实施方式

参照本实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的元件标号表示相同或相似的元件，以下段落将不再一一赘述。

图1a至图1d是依照本发明一实施例的一种重布线层结构的制造流程的剖面示意图。图2是图1b的自对准结构的一部分的剖面放大图。图3是图1c的导电层的一部分的剖面放大图。图4是图1d的重布线层结构的一部分的剖面放大图。

请参照图1a，本实施例提供一种重布线层(rdl)结构的制造方法，其步骤如下。首先，提供基底100。在一实施例中，基底100包括半导体材料。具体来说，基底100可由选自于si、ge、sige、gap、gaas、sic、sigec、inas与inp所组成的族群中的至少一种半导体材料形成。在本实施例中，基底100可以是硅基底。此外，基底100也可包括绝缘体上有硅(silicononinsulator，soi)基底。虽然图1a中并未示出任何元件配置在基底100中，但本实施例的基底100可具有有源元件(例如是晶体管、二极管等)、无源元件(例如是电容器、电感器、电阻器等)、或其组合于其中。在其他实施例中，基底100可具有例如逻辑元件、存储器元件或其组合于其中。

接着，在基底100上形成接垫102。在一实施例中，接垫102的材料包括金属材料，其可例如是铜、铝、金、银、镍、钯或其组合。接垫102的形成方法包括物理气相沉积法(physicalvapordeposition，pvd)、镀覆法(plating)或其组合。虽然图1a中仅示出一个接垫102，但本发明不限于此。在其他实施例中，接垫102的数量可依需求来调整。在一实施例中，接垫102可与基底100中的元件(未示出)电性连接。

之后，在基底100上形成介电层104。介电层104覆盖接垫102的侧壁且覆盖接垫102的一部分顶面。如图1a所示，介电层104具有开口105。开口105暴露出接垫102的另一部分顶面102t。在一实施例中，介电层104的材料包括介电材料，其可例如是氧化硅、氮化硅、氮氧化硅、聚酰亚胺或其组合。介电层104的形成方法包括pvd、化学气相沉积法(chemicalvapordeposition，cvd)或其组合。

请参照图1b，通过三维(three-dimensional，3d)打印技术来形成自对准结构106。在一实施例中，所述3d打印技术包括喷印式打印工艺(inkjetprintingprocess)、气溶胶喷涂打印工艺(aerosoljetprintingprocess)或其组合。以气溶胶喷涂打印工艺为例，其是使用气溶喷嘴沉积头(aerosoljetdepositionhead)，以形成由外部的鞘流(outersheathflow)和内部的充满气溶的载体流(inneraerosol-ladencarrierflow)构成的环状传播喷嘴。在环状气溶喷射工艺中，将欲沉积的材料的气溶流(aerosolstream)集中且沉积在欲形成的表面上。上述步骤可称为无掩膜中尺度材料沉积(masklessmesoscalematerialdeposition，m3d)，也就是说，其可在不使用掩膜的情况下进行沉积。

在本实施例中，如图1b所示，通过3d打印装置的喷头202喷出绝缘墨水204至介电层104上。在一实施例中，绝缘墨水204包括绝缘材料与溶剂。举例来说，所述绝缘材料可以是聚酰亚胺、聚氨脂(polyurethane，pu)等类似绝缘材料。所述溶剂可以是n-甲基吡咯烷酮(n-methyl-2-pyrrolidone，nmp)、丙二醇甲醚(propyleneglycolmonomethylether，pgme)、乙二醇等类似溶剂。在固化(curing)步骤之后，绝缘墨水204固化为自对准结构106。在替代实施例中，所述固化步骤包括通过加热或照光，以使绝缘墨水204中的溶剂挥发而固化。在其他实施例中，自对准结构106的材料包括绝缘聚合物，其可例如是聚酰亚胺(polyimide)、聚氨酯(polyurethane，pu)、环氧树脂(su-8)、粘合剂或其组合。虽然图1b中仅示出一个自对准结构106，但本发明不限于此。在其他实施例中，自对准结构106的数量可依需求来调整。

更进一步地说，如图1b的自对准结构106的一部分107的放大图2所示，自对准结构106包括相对的顶面106t与底面106b以及延伸连接顶面106t与底面106b的侧壁106s。自对准结构106的顶面106t还具有凹陷部106r。在一实施例中，如图2所示，凹陷部106r可以是自顶面106t向底面106b的延伸方向凹陷的弧面。但本发明不以此为限，在其他实施例中，凹陷部106r也可以是自顶面106t向底面106b的延伸方向凹陷的u型表面、v型表面或是各种形状的表面。

另外，如图2所示，侧壁106s与底面106b之间具有小于90度的夹角a。也就是说，自对准结构106的侧壁为倾斜且渐缩的侧壁。当夹角a小于90度时，其可强化自对准结构106与其下方的介电层104之间的附着力并具有吸收应力的效果。虽然图2所示出的夹角a小于90度，但本发明不以此为限，在其他实施例中，夹角a也可以等于或大于90度。另一方面，顶面106t的延伸平面与凹陷部106r的弧面之间具有切角b。本实施例可改变切角b来调整后续形成的导电连接件110(如图1d所示)的尺寸与高度。在一实施例中，夹角a可介于30度至70度之间；而切角b可介于20度至40度之间。

请参照图1c，通过3d打印技术来形成导电层108。详细地说，通过3d打印装置的喷头212喷出导电墨水214至接垫102、介电层104以及自对准结构106上以形成导电层108。在此情况下，如图1c所示，导电层108自接垫102延伸且共形覆盖自对准结构106的表面。具体来说，导电层108可包括第一部分108a、第二部分108b以及第三部分108c。第一部分108a共形覆盖且接触接垫102的顶面102t。第二部分108b共形覆盖且接触自对准结构106的顶面106t、凹陷部106r以及侧壁106s。第三部分108c位于第一部分108a与第二部分108b之间，以连接第一部分108a与第二部分108b。在一实施例中，第一部分108a可视为原始输入/输出(i/o)接垫，以便进行芯片探针测试(chipprobing，cp)，以下称为测试焊垫108a。第二部分108b可视为经重新布线后的rdl接垫，使得导电连接件110(如图1d所示)形成于其上，以与外部电路或构件电性连接，以下称为rdl焊垫108b。第三部分108c则可视为连接测试焊垫108a与rdl焊垫108b之间的迹线(trace)。

在一实施例中，导电层108的最小厚度可介于0.5μm至5μm之间。但本发明不以此为限，在其他实施例中，可通过打印积层的方式来增加导电层108的厚度。

在一实施例中，导电墨水214包括多个导电颗粒115与溶剂。所述溶剂包括n-甲基吡咯烷酮、丙二醇甲醚、乙二醇等类似溶剂。更进一步地说，请参照图1c的导电层108的一部分109的放大图3，在固化步骤后，导电层108是由彼此接触的多个导电颗粒115所构成。在一实施例中，导电颗粒115包括多个金属纳米颗粒，其可例如是银纳米颗粒、铜银纳米颗粒、铜纳米颗粒或其组合。在另一实施例中，导电颗粒115的平均粒径可介于5nm至1μm之间。导电颗粒115的粒径分布的标准差可介于4.5至43之间。在一些实施例中，导电层108是将粒径一致的球状导电颗粒115紧密地连接在一起，以达到均匀导电的功效。在其他实施例中，导电颗粒115也可具有不同粒径。

另一方面，如图1c与图3所示，测试焊垫108a、rdl焊垫108b以及两者之间的迹线108c共享(share)导电颗粒115中的至少一个或多个。也就是说，导电颗粒115中的一部分横跨测试焊垫108a与迹线108c之间的虚拟界面101；而导电颗粒115中的另一部分横跨迹线108c与rdl焊垫108b之间的虚拟界面103。需注意的是，测试焊垫108a与迹线108c之间以及迹线108c与rdl焊垫108b之间实际上不具有界面。于此所述的虚拟界面101、103是为了清楚界定测试焊垫108a、rdl焊垫108b以及迹线108c是一体成型而定义的。所谓的一体成型可视为以同一工艺且以相同材料来形成。举例来说，测试焊垫108a、rdl焊垫108b以及迹线108c是以相同的3d打印技术且以相同的导电墨水214所形成。因此，相较于现有的ubm层，本实施例的rdl焊垫108b可避免imc破裂(crack)的问题，以提升产品的可靠度。

另外，由于导电层108共形覆盖自对准结构106的表面，因此，导电层108的rdl焊垫108b还复制自对准结构106的凹陷部106r的形状而具有另一凹陷部108r。在一实施例中，如图3所示，凹陷部108r可以是自顶面108t向介电层104延伸方向凹陷的弧面。但本发明不以此为限，在其他实施例中，凹陷部108r也可以是自顶面108t向介电层104延伸方向凹陷的u型表面、v型表面或是各种形状的表面。

请参照图1d，在自对准结构106上形成导电连接件110。具体来说，导电连接件110可通过例如蒸镀、电镀、印刷、焊料转移、植球等方法在自对准结构106的凹陷部106r上形成一层焊料之后，再进行回焊(reflow)步骤，以将导电连接件110成形为所需的凸块形状。在一些实施例中，导电连接件110的材料包括导电材料，其可例如是焊料、铜、铝、金、镍、银、钯、锡等导电材料。在本实施例中，如图1d所示，导电连接件110可以是焊球。

值得注意的是，由于自对准结构106具有凹陷部106r，因此，导电连接件110可自对准或定位至凹陷部106r中。在此情况下，如图1d的重布线层结构的一部分111的放大图4所示，导电连接件110的下部110a嵌合于导电层108的凹陷部108r(或自对准结构106的凹陷部106r)中，而导电连接件110的上部110b外露于导电层108的凹陷部108r(或自对准结构106的凹陷部106r)。导电层108的凹陷部108r位于自对准结构106的凹陷部106r与导电连接件110之间。在一实施例中，自对准结构106的凹陷部106r的深度106d可介于导电连接件110的高度110h的三分之一至四分之一之间。相较于现有的ubm层，本实施例的导电层108与导电连接件110之间的接触面积较大，其可大幅增加导电层108与导电连接件110之间的结构强度，进而提升产品可靠度。另外，本实施例可改变凹陷部106r的深度106d与切角b来调整导电连接件110的尺寸与高度。举例来说，当凹陷部106r的深度106d越深且切角b越大，则嵌合于凹陷部106r的导电连接件110的下部110a越多。在此情况下，导电连接件110的上部110b的球高便会减少。反之，则会增加导电连接件110的上部110b的球高。因此，本实施例便可防止因球高异常所导致的冷焊点或焊料桥接的问题。

此外，相较于传统封装工艺中重复使用溅镀、电镀、微影、蚀刻等工艺来形成rdl结构与ubm层，本实施例通过3d打印技术来形成导电层108(其包括测试焊垫108a、rdl焊垫108b以及迹线108c)，其可简化工艺步骤，以降低制造成本且提升产品的商业竞争力。

综上所述，本发明通过3d打印技术形成具有凹陷部的自对准结构，藉此增加共形覆盖自对准结构的导电层与嵌合于凹陷部中的导电连接件之间的接触面积。因此，本发明便可大幅增加重布线层结构中的导电层与导电连接件之间的结构强度，进而提升产品可靠度。另外，本发明的重布线层结构的制造方法还具有工艺步骤简单的优点，进而提升产品的商业竞争力。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。