应力沟道晶体管及其制造方法与流程

本发明涉及半导体集成电路制造领域，特别涉及一种应力沟道晶体管；本发明还涉及一种应力沟道晶体管的制造方法。

背景技术：

应力沟道晶体管，在集成电路工业中被广泛的研究，利用接触刻蚀停止层(cesl)的拉伸(tensile)sin技术，可以显著的提高沟道的载流子迁移率，从而提高器件的性能，进而不断地微缩晶体管的尺寸，实现更大规模的集成度；如在28lp工艺中常常会采用到cesl层的应变技术。28lp工艺为28nm工艺节点中对应的低功耗(lowpower，lp)工艺。

如图1所示，是现有应力沟道晶体管的结构图，图1所示的结构中采用了cesl层的sin制程对沟道实现应力传递，现有应力沟道晶体管包括：

半导体衬底如硅衬底101，在半导体衬底101的表面形成有栅极结构，栅极结构包括栅介质层如栅氧化层102和多晶硅栅103，在多晶硅栅103的侧面还形成有侧墙，图1中，侧墙包括了氧化层侧墙104a和氮化硅侧墙104b。

被多晶硅栅103所覆盖的半导体衬底101的区域为沟道区，并会在栅极电压大于阈值电压时在沟道区的表面形成沟道。

在多晶硅栅103左右两侧的半导体衬底101的表面形成有源区107a和漏区107b。

cesl层104覆盖在源区107a、漏区107b、多晶硅栅103的侧面的侧墙的侧面以及多晶硅栅103的顶部表面。

cesl层104是在源区107a和漏区107b形成之后沉积形成，是采用拉伸(tensile)sin工艺沉积形成，这种拉伸sin工艺形成的sin薄膜具有较高的h含量，厚度约为

在sin薄膜沉积之后，后续通常采用紫外线(uv)照射紫外线曝光处理实现氢释放，氢释放是将sin薄膜中多余的氢释放，最后使sin薄膜致密化即固化(curing)。在sin的固化过程中会产生微缩并会对其包覆的多晶硅栅103和侧墙进行压缩(compress)过程，压缩过程会cesl层104的sin薄膜的应力(strain)传递到沟道中，实现沟道的应变，使迁移率显著提升。

现有器件能有效地把cesl层104的的strain传递到沟道中，但是在cesl层104的tensilesin实现过程中，必需先沉积含h浓度高的sin薄膜，这个sin薄膜会直接与多晶硅栅103和侧墙以及源区107a和漏区107b接触，在sin薄膜的收缩(shrinkage)过程中，h不断地在逸出到环境中，同时，h从多晶硅栅103和侧墙以及源区107a和漏区107b的界面处扩散至沟道，使沟道的h浓度提升，导致器件的静电性能下降。图1中，用黑点201表示在sin薄膜中的h，箭头202表示在氢释放过程中的氢扩散的方向，可以看出，氢最后会向沟道区的方向扩散，从而会影响沟道以及还会影响到源区107a和漏区107b。

技术实现要素：

本发明所要解决的技术问题是提供一种应力沟道晶体管，能采用cesl的sin薄膜实现对沟道区的应变传递且能防止sin薄膜的氢释放的氢扩散到沟道区以及源区和漏区中，从而能改善器件的静态漏电性能。为此，本发明还提供一种应力沟道晶体管的制造方法。

为解决上述技术问题，本发明提供的应力沟道晶体管包括：

栅极结构，由形成于半导体衬底表面的栅介质层和多晶硅栅叠加而成，在所述多晶硅栅的侧面形成有侧墙。

被所述多晶硅栅所覆盖的所述半导体衬底的表面形成有沟道区。

源区和漏区自对准形成于所述栅极结构两侧的所述半导体衬底表面。

cesl层覆盖在所述源区、所述漏区、所述栅极结构的所述侧墙的侧面和所述多晶硅栅的顶部表面上，所述cesl层包括依次叠加的缓冲层和应力提供层。

所述缓冲层和所述应力提供层都采用sin薄膜组成，淀积后的所述缓冲层的sin薄膜的h含量低于所述应力提供层的sin薄膜的h含量，所述应力提供层在淀积后还进行氢释放工艺进行固化，所述应力提供层在固化后形成应力并传递到所述沟道区中并从而调节所述沟道区的载流子迁移率。

所述cesl层通过所述缓冲层和所述源区、所述漏区、所述栅极结构的所述侧墙的侧面和所述多晶硅栅的顶部表面接触并通过所述缓冲层阻挡氢释放工艺中的h向所述源区、所述漏区和所述沟道区扩散，从而提升器件的电学性能。

进一步的改进是，所述半导体衬底为硅衬底；所述栅介质层的材料为氧化硅；所述侧墙的材料包括氧化硅或氮化硅。

进一步的改进是，所述缓冲层采用pecvd工艺形成。

进一步的改进是，所述氢释放工艺采用紫外线曝光处理实现。

进一步的改进是，所述缓冲层的厚度为所述应力提供层的厚度为

进一步的改进是，所述应力提供层提供的应力为张应力，所述应力沟道晶体管为nmos管。

进一步的改进是，所述应力沟道晶体管为28lp工艺的器件。

进一步的改进是，在所述cesl层的表面还形成有层间膜，接触孔，由正面金属层形成的源极、漏极和栅极，所述源极通过对应的接触孔连接所述源区，所述漏极通过对应的接触孔连接所述漏区，所述栅极通过对应的接触孔连接所述多晶硅栅。

为解决上述技术问题，本发明提供的应力沟道晶体管的制造方法包括如下步骤：

步骤一、提供一半导体衬底，在所述半导体衬底表面形成有沟道区、栅极结构、源区和漏区。

所述栅极结构由形成于半导体衬底表面的栅介质层和多晶硅栅叠加而成，在所述多晶硅栅的侧面形成有侧墙。

所述沟道区形成于被所述多晶硅栅所覆盖的所述半导体衬底的表面。

所述源区和所述漏区自对准形成于所述栅极结构两侧的所述半导体衬底表面。

步骤二、依次形成cesl层的缓冲层和应力提供层，由所述缓冲层和所述应力提供层叠加而成的所述cesl层覆盖在所述源区、所述漏区、所述栅极结构的所述侧墙的侧面和所述多晶硅栅的顶部表面上。

所述缓冲层和所述应力提供层都采用sin薄膜组成，淀积后的所述缓冲层的sin薄膜的h含量低于所述应力提供层的sin薄膜的h含量。

步骤三、进行氢释放工艺实现对所述应力提供层的固化，所述应力提供层在固化后形成应力并传递到所述沟道区中并从而调节所述沟道区的载流子迁移率。

所述cesl层通过所述缓冲层和所述源区、所述漏区、所述栅极结构的所述侧墙的侧面和所述多晶硅栅的顶部表面接触并通过所述缓冲层阻挡氢释放工艺中的h向所述源区、所述漏区和所述沟道区扩散，从而提升器件的电学性能。

进一步的改进是，所述半导体衬底为硅衬底；所述栅介质层的材料为氧化硅；所述侧墙的材料包括氧化硅或氮化硅。

进一步的改进是，步骤二中所述缓冲层采用pecvd工艺形成。

进一步的改进是，步骤三中所述氢释放工艺采用紫外线曝光处理实现。

进一步的改进是，所述缓冲层的厚度为所述应力提供层的厚度为

进一步的改进是，所述应力提供层提供的应力为张应力，所述应力沟道晶体管为nmos管。

进一步的改进是，所述应力沟道晶体管为28lp工艺的器件。

本发明实现了采用cesl层为器件的沟道区传递应力，从而能提高沟道载流子的迁移率，提高器件的电学性能。

同时，本发明在cesl层中设置了缓冲层，在缓冲层形成之后再设置应力提供层，本发明的缓冲层能很好的实现对应力提供层释放的氢向源区、漏区、多晶硅栅和侧墙扩散，从而能防止氢扩散到源区、漏区和沟道中，从能改善器件的静态漏电(iddq)性能，从而能提升器件的电学性能。

另外，本发明的缓冲层和应力提供层都采用sin薄膜，能使缓冲层和应力提供层很好的兼容。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有应力沟道晶体管的结构图；

图2是本发明实施例应力沟道晶体管的结构图。

具体实施方式

如图2所示，是本发明实施例应力沟道晶体管的结构图，本发明实施例应力沟道晶体管包括：

栅极结构，由形成于半导体衬底1表面的栅介质层2和多晶硅栅3叠加而成，在所述多晶硅栅3的侧面形成有侧墙。

所述半导体衬底1为硅衬底；所述栅介质层2的材料为氧化硅；所述侧墙的材料包括氧化硅或氮化硅，氧化硅侧墙在图2中用4a标记表示，氮化硅侧墙在图2中用标记4b表示。

被所述多晶硅栅3所覆盖的所述半导体衬底1的表面形成有沟道区。

源区7a和漏区7b自对准形成于所述栅极结构两侧的所述半导体衬底1表面。

cesl层5覆盖在所述源区7a、所述漏区7b、所述栅极结构的所述侧墙的侧面和所述多晶硅栅3的顶部表面上，所述cesl层5包括依次叠加的缓冲层5a和应力提供层5b。

所述缓冲层5a和所述应力提供层5b都采用sin薄膜组成，淀积后的所述缓冲层5a的sin薄膜的h含量低于所述应力提供层5b的sin薄膜的h含量，所述应力提供层5b在淀积后还进行氢释放工艺进行固化，所述应力提供层5b在固化后形成应力并传递到所述沟道区中并从而调节所述沟道区的载流子迁移率。所述cesl层5通过所述缓冲层5a和所述源区7a、所述漏区7b、所述栅极结构的所述侧墙的侧面和所述多晶硅栅3的顶部表面接触并通过所述缓冲层5a阻挡氢释放工艺中的h向所述源区7a、所述漏区7b和所述沟道区扩散，从而提升器件的电学性能。图2中采用黑点301表示sin薄膜中的氢，箭头302表示氢释放过程中的氢扩散方向。可以看出，所述缓冲层5a阻挡了氢向所述源区7a、所述漏区7b和所述沟道区中的扩散。

本发明实施例中，所述缓冲层5a采用pecvd工艺形成。

所述氢释放工艺采用紫外线曝光处理实现。

所述缓冲层5a的厚度为所述应力提供层5b的厚度为

所述应力提供层5b提供的应力为张应力，所述应力沟道晶体管为nmos管。

所述应力沟道晶体管为28lp工艺的器件。

在所述cesl层5的表面还形成有层间膜6，接触孔，由正面金属层形成的源极、漏极和栅极，所述源极通过对应的接触孔连接所述源区7a，所述漏极通过对应的接触孔连接所述漏区7b，所述栅极通过对应的接触孔连接所述多晶硅栅3。

本发明实施例实现了采用cesl层5为器件的沟道区传递应力，从而能提高沟道载流子的迁移率，提高器件的电学性能。

同时，本发明实施例在cesl层5中设置了缓冲层5a，在缓冲层5a形成之后再设置应力提供层5b，本发明的缓冲层5a能很好的实现对应力提供层5b释放的氢向源区7a、漏区7b、多晶硅栅3和侧墙扩散，从而能防止氢扩散到源区7a、漏区7b和沟道中，从能改善器件的静态漏电(iddq)性能，从而能提升器件的电学性能。

另外，本发明实施例的缓冲层5a和应力提供层5b都采用sin薄膜，能使缓冲层5a和应力提供层5b很好的兼容。

本发明实施例应力沟道晶体管的制造方法包括如下步骤：

步骤一、提供一半导体衬底1，在所述半导体衬底1表面形成有沟道区、栅极结构、源区7a和漏区7b。

所述栅极结构由形成于半导体衬底1表面的栅介质层2和多晶硅栅3叠加而成，在所述多晶硅栅3的侧面形成有侧墙。

所述沟道区形成于被所述多晶硅栅3所覆盖的所述半导体衬底1的表面。

所述源区7a和所述漏区7b自对准形成于所述栅极结构两侧的所述半导体衬底1表面。

本发明实施例方法中，所述半导体衬底1为硅衬底；所述栅介质层2的材料为氧化硅；所述侧墙的材料包括氧化硅或氮化硅，氧化硅侧墙在图2中用4a标记表示，氮化硅侧墙在图2中用标记4b表示。

步骤二、依次形成cesl层5的缓冲层5a和应力提供层5b，由所述缓冲层5a和所述应力提供层5b叠加而成的所述cesl层5覆盖在所述源区7a、所述漏区7b、所述栅极结构的所述侧墙的侧面和所述多晶硅栅3的顶部表面上。

所述缓冲层5a和所述应力提供层5b都采用sin薄膜组成，淀积后的所述缓冲层5a的sin薄膜的h含量低于所述应力提供层5b的sin薄膜的h含量。

所述缓冲层5a采用pecvd工艺形成。

所述缓冲层5a的厚度为

步骤三、进行氢释放工艺实现对所述应力提供层5b的固化，所述应力提供层5b在固化后形成应力并传递到所述沟道区中并从而调节所述沟道区的载流子迁移率。

所述氢释放工艺采用紫外线曝光处理实现。

所述cesl层5通过所述缓冲层5a和所述源区7a、所述漏区7b、所述栅极结构的所述侧墙的侧面和所述多晶硅栅3的顶部表面接触并通过所述缓冲层5a阻挡氢释放工艺中的h向所述源区7a、所述漏区7b和所述沟道区扩散，从而提升器件的电学性能。

所述应力提供层5b提供的应力为张应力，所述应力沟道晶体管为nmos管。

所述应力沟道晶体管为28lp工艺的器件。

之后还包括形成层间膜6，接触孔和正面金属层的步骤，以及对所述正面金属层进行图形化形成的源极、漏极和栅极的步骤，所述源极通过对应的接触孔连接所述源区7a，所述漏极通过对应的接触孔连接所述漏区7b，所述栅极通过对应的接触孔连接所述多晶硅栅3。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。