具有浮置基极的硅控整流器的制作方法

本发明有关于一种硅控整流器，特别是其基极为浮置的硅控整流器。

背景技术：

随着现今科技的快速发展，集成电路(integratedcircuit，ic)已被广泛地应用于各类电子元件中。然而，在这些电子元件于测试、组装、以及操作过程中，常会遭遇到静电放电(electrostaticdischarge，esd)的问题，进而对其内部的集成电路造成相当的损伤及威胁。一般而言，请参考图1a所示，其为现有技术对核心电路进行静电防护的示意图，如图1a所示，静电防护元件12为本领域在设计集成电路的布局时相当重要的存在，其可用以防止一被保护元件24免于遭受静电放电事件，举例来说，此类被保护元件24例如可为易被静电放电事件所破坏的核心电路。

在现有技术中，现有资料已有许多相关的文献，皆有公开硅控整流器(siliconcontrolledrectifier，scr)为一种相当常见可用以进行静电防护的元件，举例来说，包括：美国专利us6,172,403公开「一种以浮置基极的晶体管驱动的静电防护电路(anelectrostaticdischargeprotectioncircuittriggeredbyatransistorhavingafloatingbase)」，美国专利us7,834,378公开「一种以电源偏压控制的硅控整流器(ascrcontrolledbythepowerbias)」，以及美国专利us9,130,010公开「抗闩锁的硅控整流器装置(latch-uprobustscr-baseddevices)」。上述这些现有专利的设计目的皆旨在解决这些当静电放电事件发生时，作为其防护元件的硅控整流器的闩锁(latch-up)问题。

然而，审视这些现有专利后可以发现，这些现有技术所公开的电路，其静电放电路径都由一输入输出接脚(i/opin)导至一低电压准位(vss)。除此之外，这些专利中所使用到的硅控整流器，其基极通常会被耦接至一特定准位，例如vss，换句话说，在此情况下，其基极不为浮置。如此一来，在互补式金属氧化物半导体的芯片电路布局中，其常见的闩锁效应无法有效地被抑制，同时，其输入电容亦会维持相当地高。

综上，考虑到现有技术存在的诸多缺失，本案发明人有感于上述缺失的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究的，并配合学理的运用，而提出一种设计新颖且有效改善上述缺失的本发明，其公开一种创新的硅控整流器结构，其具体的架构及实施方式将详述于下。

技术实现要素：

为解决现有技术存在的问题，本发明的一目的在于提出一种创新的具有浮置基极的硅控整流器(floatingbasesiliconcontrolledrectifier)。藉由本发明的设计，其可适于次微米互补式金氧半晶体管的超大规模集成电路(submicroncmosvlsi)技术中，有效连接于vdd至vss间的箝位电路的全芯片静电防护设计(whole-chipesd)，并且同时降低其输入电容值。

为达到本发明的发明目的，本发明公开一种具有浮置基极的硅控整流器，包括：一第一导电型层、一形成于该第一导电型层中的第二导电型阱型区、一第一导电型重掺杂区、以及一第二导电型重掺杂区。其中，第一导电型重掺杂区电性耦接于一第一节点，且第一导电型重掺杂区形成于第二导电型阱型区中。第二导电型重掺杂区电性耦接于一第二节点，且第二导电型重掺杂区形成于该第一导电型层中。

根据本发明的实施例，其中所述的第一导电型与第二导电型为相异的导电型态。举例来说，当第一导电型为p型时，第二导电型为n型。在一实施例中，则所述的第一导电型层可为一p型基板。在另一实施例中，第一导电型层或者可为一p型磊晶层，且该p型磊晶层更可形成于一n型重掺杂基板上。

另一方面而言，根据本发明的实施例，当其中所述的第一导电型为n型时，则第二导电型为p型。在一实施例中，则所述的第一导电型层可为一n型基板。在另一实施例中，第一导电型层或者可为一n型磊晶层，且该n型磊晶层更可形成于一p型重掺杂基板上。

更进一步而言，本发明所揭示的第一导电型层中更可形成有一第一导电型阱型区，使得该第二导电型重掺杂区形成于此第一导电型阱型区中。在此种实施例中，则所述的第一导电型层可为p型或n型。

另外，本发明所公开的具有浮置基极的硅控整流器，可适于次微米互补式金氧半晶体管的超大规模集成电路技术中，作为有效连接于vdd至vss间的箝位电路的全芯片静电防护设计。此种全芯片静电防护设计的架构包括一侧向二极管结构，其包括至少两个串接的二极管dp,dn。缘此，根据本发明所揭示的任一实施例，则所述的具有浮置基极的硅控整流器可用以取代全芯片静电防护设计中的该等二极管其中的至少一者，或同时取代两者，则皆可用以实施本发明的发明目的。

下面通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1a为现有技术对核心电路进行静电防护的示意图。

图1b为根据本发明一全芯片静电防护设计的示意图。

图2为图1b中的侧向二极管结构以现有技术布局的详细示意图。

图3为一传统硅控整流器的电流-电压特性图。

图4为根据本发明实施例具有浮置基极的硅控整流器的示意图。

图5a为根据本发明较佳第一实施例的具有浮置基极的硅控整流器，其第一导电型层为p型基板的示意图。

图5b为根据本发明较佳第二实施例的具有浮置基极的硅控整流器，其第一导电型层为n型基板的示意图。

图5c为根据本发明较佳第三实施例的具有浮置基极的硅控整流器的示意图。

图6a为根据本发明较佳第四实施例的具有浮置基极的硅控整流器的示意图。

图6b为根据本发明较佳第五实施例的具有浮置基极的硅控整流器的示意图。

图7为根据本发明实施例具有浮置基极的硅控整流器的电流-电压特性图。

图8为图1b全芯片静电防护设计中的侧向二极管结构以本发明的实施例实现的详细示意图。

图9为根据图8的应用架构，其第一导电型层为n型磊晶层的示意图。

图10为图1b全芯片静电防护设计中的侧向二极管结构以本发明另一实施例实现的详细示意图。

图11为根据图10的应用架构，其第一导电型层为p型磊晶层的示意图。

附图标记说明：1-内部电路；2-静电放电箝位电路；3-侧向二极管结构；4-输入输出接脚；11,11’-具有浮置基极的硅控整流器；12-静电防护元件；20-p型基板；22-n型阱型区；24-被保护元件；30-p型重掺杂区；32-n型重掺杂区；34-p型重掺杂区；36-n型重掺杂区；90-n型磊晶层；91,91a,93,93a,95,95a-沟槽；92-p型重掺杂基板；100-第一导电型层；110-p型磊晶层；120-n型重掺杂基板；200-第二导电型阱型区；300-第一导电型重掺杂区；400-第二导电型重掺杂区；500-第一导电型阱型区。

具体实施方式

以上有关于本发明的内容说明，与以下的实施方式用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。本发明的实施例将藉由下文配合相关图式进一步加以解说，并尽可能的，于图式与说明书中，相同标号代表相同或相似构件。

以下本发明所公开的技术特征与方法手段，用以使本领域具备通常知识者能根据本发明所公开的技术思想了解、制造、与使用本发明。然而，该些实施并不能用以限制本发明的发明范畴。本领域具通常知识者在参阅以下本发明的详细说明后，当可在不超过本发明的发明范围内自行变化与修饰，而皆应隶属于本发明的发明范畴。有关本发明的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。

为了有效克服现有技术的诸多缺失，本发明针对此发明目的提出一种较佳的改良设计，其为一种具有浮置基极的硅控整流器(floatingbasesiliconcontrolledrectifier)，可适于次微米互补式金氧半晶体管的超大规模集成电路(submicroncmosvlsi)技术中，有效连接于vdd至vss间的箝位电路的全芯片静电防护设计(whole-chipesd)。

首先，请参阅图1b，其为根据本发明一全芯片静电防护设计的示意图，如图1b所示，一内部电路1(例如：一核心电路)电性连接于一高电压准位vdd与接地端gnd之间，并且，一静电放电箝位电路2并联于该内部电路1。两组侧向二极管结构3亦电性连接于高电压准位vdd与接地端gnd之间，并与该内部电路1和静电放电箝位电路2并联，由此形成一静电防护架构。根据本发明的实施例，侧向二极管结构3中包括至少两个串接的二极管dp,dn，并且一输入输出接脚(i/opin)4耦接于此两个二极管dp,dn的连接处，以藉由输入输出接脚4进行信号的输入与输出。

请参阅图2，其为图1b中的侧向二极管结构以现有技术布局的详细示意图。如图2所示，一n型阱型区(nw)22形成于一p型基板20中，且p型基板20中更形成有一p型重掺杂区(p+)30与一n型重掺杂区(n+)32，其中p型重掺杂区30与n型重掺杂区32各自电性耦接于接地端gnd与输入输出接脚4。另一方面，n型阱型区22中形成有另一p型重掺杂区(p+)34与n型重掺杂区(n+)36，且p型重掺杂区34与n型重掺杂区36各自电性耦接于输入输出接脚4与高电压准位vdd。由此，如图所示，p型重掺杂区30、p型基板20、以及n型重掺杂区32形成二极管dn，而p型重掺杂区34、n型阱型区22、p型基板20、以及n型重掺杂区36形成二极管dp。请同时参照图1b与图2，可以看出当一正向脉冲经由输入输出接脚4输入此电路时，其静电防护设计的放电路径由二极管dp以及静电放电箝位电路2所组成。然而，当现有技术公开的此种硅控整流器配置于输入输出接脚4与接地端gnd之间时，基于其结构存在有接面电容值过高的问题，此种电路表现出来的电流-电压特性图会如图3所示，实为一种传统硅控整流器的电性特征。有鉴于此，为了改良现有技术如图2所存在的缺失，本发明旨在提供一种具有低电容的浮置基极的硅控整流器结构，兹详细说明如后。

请参阅图4，其为根据本发明实施例具有浮置基极的硅控整流器的示意图，如图4所示，此种具有浮置基极的硅控整流器11包括一第一导电型层100、一形成于该第一导电型层100中的第二导电型阱型区200、一第一导电型重掺杂区300、以及一第二导电型重掺杂区400。其中，第一导电型重掺杂区300电性耦接于一第一节点a，且第一导电型重掺杂区300形成于第二导电型阱型区200中。第二导电型重掺杂区400电性耦接于一第二节点b，且第二导电型重掺杂区400形成于该第一导电型层100中。根据本发明的实施例，所述的第一导电型例如可为p型或n型。

图5a为根据本发明较佳第一实施例的示意图，其中所述的第一导电型为p型，且第二导电型为n型。在此第一实施例中，所述的该第一导电型层100为一p型基板，第二导电型阱型区200为一n型阱型区(nw)，第一导电型重掺杂区300为一p型重掺杂区(p+)，第二导电型重掺杂区400为一n型重掺杂区(n+)。

另一方面而言，根据本发明的第二实施例，则所述的第一导电型亦可选择为n型，其示意图如图5b所示。在此第二实施例中，则所述的第一导电型为n型，且第二导电型为p型。在此情况下，则所述的该第一导电型层100为一n型基板，第二导电型阱型区200为一p型阱型区(pw)，第一导电型重掺杂区300为一n型重掺杂区(n+)，第二导电型重掺杂区400为一p型重掺杂区(p+)。

再一方面而言，图5c为根据本发明较佳第三实施例的示意图，在图5c中所公开的具有浮置基极的硅控整流器11’除了包括有前述的第一导电型层100、第二导电型阱型区200、第一导电型重掺杂区300、以及第二导电型重掺杂区400，更包括有一第一导电型阱型区500。其中，此第一导电型阱型区500形成于第一导电型层100中，且第二导电型重掺杂区400形成于第一导电型阱型区500中。值得说明的是，在此种第二导电型阱型区200与第一导电型阱型区500同时配置的情况下，则所述的第一导电型层100例如可像图6a所示，以一p型基板实现的；抑或可像图6b所示，以一n型基板实现之，则二者皆可用以实施本发明的发明目的。

图7为根据本发明实施例具有浮置基极的硅控整流器的电流-电压特性图，与图3相较下，可以明显看出，本发明所公开的具有浮置基极的硅控整流器，其电性特征表现如一正向二极管(forwarddiode)，具有极小(约0.7至1.0伏特)的开启电压，甚者，本发明所公开的具有浮置基极的硅控整流器更可在维持相同的静电放电路径的情况下，大幅地降低现有技术中过高输入电容的问题，并维持在一较低电容值。

在以上的详细说明中，本发明公开了如图5a、图5b、图6a、以及图6b等至少四种不同的实施态样来详细阐述本发明具有浮置基极的硅控整流器的电路架构。以下，我们将接着针对如何将此种具有浮置基极的硅控整流器成功地整合于具有箝位电路的全芯片静电防护设计中，作一详尽的说明如下。

请参阅图8所示，其为图1b全芯片静电防护设计中的侧向二极管结构以本发明的实施例实现的详细示意图。将此图8与图2比较可以明显看出，二极管dp,dn同时被改良，更进一步而言，也就是说二极管dp,dn同时以本发明所公开的图5b的具有浮置基极的硅控整流器所取代。

甚者，本发明所公开的电路架构更可进一步地应用于隔离结构中，例如：沟槽(trench)、深阱型区(deepwell)、以及绝缘层上覆硅(silicon-on-insulator，soi)等技术。图9为根据图8的应用架构，其使用一n型磊晶层(nepi)90取代图8中的n型基板，同时将此n型磊晶层90形成于一p型重掺杂基板(p+substrate)92上。p型重掺杂基板92中更形成有多个沟槽91,93,95，且为形成电性隔离，每一沟槽91,93,95的深度不小于n型磊晶层90的深度。

同样地，请参阅图10所示，其为图1b全芯片静电防护设计中的侧向二极管结构以本发明另一实施例实现的详细示意图。将此图10与图2比较可以明显看出，二极管dp,dn同时被改良，更进一步而言，也就是说二极管dp,dn同时以本发明所公开的图5a的具有浮置基极的硅控整流器所取代。

类似地，本发明所公开的电路架构更可进一步地应用于隔离结构中，例如：沟槽(trench)、深阱型区(deepwell)、以及绝缘层上覆硅(silicon-on-insulator，soi)等技术。图11为根据图10的应用架构，其使用一p型磊晶层(pepi)110取代图10中的p型基板，同时将此p型磊晶层110形成于一n型重掺杂基板(n+substrate)120上。n型重掺杂基板120中更形成有多个沟槽91a,93a,95a，且为形成电性隔离，每一沟槽91a,93a,95a的深度不小于p型磊晶层110的深度。

根据本发明，我们如上已公开有如图8、图9、图10、以及图11等至少四种不同的实施态样来详细阐述：全芯片静电防护设计中的二极管dp,dn可以本发明所揭示的具有浮置基极的硅控整流器来实现。惟值得注意的是，本发明并不以此为限。换言之，当本发明所公开的结构应用于全芯片静电防护设计中时，本案所发明的具有浮置基极的硅控整流器可选择性地仅取代二极管dp,dn其中的一者，抑或是同时取代二极管dp,dn二者。本领域具通常知识者在详阅并理解本发明的技术内容后，当可在不超过本发明的发明范围内自行变化与修饰，而皆应隶属于本发明的发明范畴。

综上所陈，本发明确实公开了一种前所未见的具有浮置基极的硅控整流器结构，兼具有其新颖性与进步性等专利要件。此种具有浮置基极的硅控整流器结构，其电性特征表现如一正向二极管，并且具有极小(约0.7至1.0伏特)的开启电压。当应用于次微米互补式金氧半晶体管的超大规模集成电路(submicroncmosvlsi)技术中时，更可有效连接于vdd至vss间的箝位电路的全芯片静电防护设计中，成功改良现有技术的侧向二极管结构，例如以本发明的具有浮置基极的硅控整流器结构取代二极管dp,dn其中的任一者，抑或同时取代二极管dp,dn二者，则皆可实现本发明的发明目的。

另外，与现有技术相较之下，此种电路设计的输入电容亦可成功地降低，从而维持在一较低的电容值。除此之外，本发明所公开的电路更可进一步地整合于其他各领域，例如：沟槽、深阱型区、以及绝缘层上覆硅等制程技术的隔离结构中。以上所述的实施例仅为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的保护范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的保护范围内。