一种功率模组加工方法及功率模组与流程

本发明涉及半导体领域，尤其涉及一种功率模组加工方法及采用该方法加工形成的功率模组。
背景技术：
：功率模块是功率电力电子器件按一定的功能组合再灌封成一个模块。智能功率模块是以igbt为内核的先进混合集成功率部件，由高速低功耗管芯(igbt)和优化的门极驱动电路，以及快速保护电路构成。ipm内的igbt管芯都选用高速型的，而且驱动电路紧靠igbt，驱动延时小，所以ipm开关速度快，损耗小。ipm内部集成了能连续检测igbt电流和温度的实时检测电路，当发生严重过载甚至直接短路以及温度过热时，igbt将被有控制地软关断，同时发出故障信号。此外ipm还具有桥臂对管互锁、驱动电源欠压保护等功能。尽管ipm价格高一些，但由于集成的驱动、保护功能使ipm与单纯的igbt相比具有结构紧凑、可靠性高、易于使用等优点。基于上述优点，智能功率模块得到广泛应用，但是现有智能功率模块产品空间利用率低，难以满足电子产品小型化的市场要求。技术实现要素：本发明实施例的目的在于：提供一种功率模组加工方法及采用该方法加工而成的功率模组，其能够提高功率模组的空间利用率。为达上述目的，本发明采用以下技术方案：一方面，提供一种功率模组加工方法，用于封装至少具有第一芯片以及第二芯片的功率模组，所述第一芯片设置在mis基板上，所述第二芯片设置在引线框架上，所述mis基板与所述引线框架电连接并将所述mis基板、所述第一芯片、所述引线框架和所述第二芯片用塑封材料封装。作为所述的功率模组加工方法的一种优选技术方案，具体包括以下步骤：步骤s1、第一芯片焊接，提供mis基板，于所述mis基板上设置所述第一芯片；步骤s2、第二芯片焊接，提供引线框架，于所述引线框架上设置所述第二芯片；步骤s3、打线，通过导线连接相关电子元器件；步骤s4、封装，将上述结构封装于塑封材料中。作为所述的功率模组加工方法的一种优选技术方案，所述第一芯片为驱动集成电路，所述第二芯片为绝缘栅双极型晶体管和/或金属-氧化物半导体场效应晶体管。作为所述的功率模组加工方法的一种优选技术方案，步骤s1中所述提供mis基板具体包括以下步骤：基材处理-光刻、一级电镀-塑封-窗口蚀刻-二级电镀。作为所述的功率模组加工方法的一种优选技术方案，所述基材处理为：提供基材、对所述基材进行抛光/研磨电镀处理。作为所述的功率模组加工方法的一种优选技术方案，所述光刻、一级电镀依次包括一次光刻、一次电镀、二次光刻和二次电镀，所述一次电镀为在基材上依次镀镍层和铜层，所述第二次电镀为在铜层表面形成铜柱。作为所述的功率模组加工方法的一种优选技术方案，所述一次光刻和所述二次光刻步骤相同，均包括以下步骤：前处理，对基材表面进行清洁，以确保干膜与铜面紧密压合；压干膜，将干膜压合在基材表面；曝光，在干膜表面覆盖光罩，对干膜进行局部曝光；显影，将未键结的干膜区域溶解，键结的干膜保留在基材上形成光刻图形。作为所述的功率模组加工方法的一种优选技术方案，于所述塑封前进行微蚀刻，通过微蚀刻对铜层表面进行粗化，微蚀刻完成后进行表面清理。作为所述的功率模组加工方法的一种优选技术方案，所述窗口蚀刻包括：窗口光刻、蚀刻以及去干膜。另一方面，提供一种功率模组，其采用如上所述的功率模组加工方法加工形成。本发明的有益效果为：mis基板金属布线线宽线距更小，因此其可以实现更密集的金属布线，由此可以缩小封装尺寸，而在相同基板尺寸的情况下，mis基板布线所占空间更小，相对于采用pcb可增加60％-80％空间，其上所节省的空间可以增添ntc热感测元件、cl滤波用电感等其它功能元件。本方案中mis基板用塑封材料与功率模组用塑封材料采用具有相近物理性质以及化学性质的物质，两者之间几乎无热应力产生，界面结合力强，可以避免应力集中造成的分层和其他失效现象。附图说明下面根据附图和实施例对本发明作进一步详细说明。图1为本发明实施例所述功率模组结构侧视示意图。图2为本发明实施例所述功率模组结构俯视示意图。图3为本发明实施例所述功率模组加工方法流程图。图4为本发明实施例所述mis基板加工流程图。图5为本发明实施例所述基材处理流程图。图6为本发明实施例所述一次光刻流程图。图7为本发明实施例所述二次光刻流程图。图8为本发明实施例所述塑封流程图。图9为本发明实施例所述窗口蚀刻流程图。图中：1、第一芯片；2、mis基板；3、第二芯片；4、引线框架；5、塑封材料；6、布线空间；7、功能元件区；8、功能元件。具体实施方式为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，除非另有明确的规定和限定，术语“相连”应作广义”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。如图1-图9所示，本方案中提供一种功率模组加工方法，用于封装至少具有第一芯片1以及第二芯片3的功率模组，其中所述第一芯片1设置在mis基板2(moldedinterconnectsubstrate模制互连基板，下同)上，所述第二芯片3设置在引线框架4上，所述mis基板2与所述引线框架4电连接并将所述mis基板2、所述第一芯片1、所述引线框架4和所述第二芯片3用塑封材料5封装。mis基板2金属布线线宽线距更小，因此其可以实现更密集的金属布线，由此可以缩小封装尺寸；而在相同基板尺寸的情况下，mis基板2布线所占布线空间更小，其上所节省的空间可以形成功能元件区7用于设置其它功能元件8。如图3所示，如上所述的功率模组加工方法具体包括以下步骤：步骤s1、第一芯片焊接，提供mis基板，于所述mis基板上设置所述第一芯片；步骤s2、第二芯片焊接，提供引线框架，于所述引线框架上设置所述第二芯片；步骤s3、打线，通过导线连接相关电子元器件；步骤s4、封装，将上述结构封装于塑封材料中。所述电子元器件包括但不限于第一芯片以及第二芯片，上述步骤中的打线包括通过导线电连接第一芯片、第二芯片、引线框架以及mis基板上的相应结构，具体连接节点根据设计电路进行具体设置，芯片与基板之间的连接方式可以为通过导电胶体、非导电胶体、非铅或含铅锡膏、烧结银等接合材接合，芯片与引线框架接合方式一般可以采用热压打线工艺、超声波焊接打线工艺或热超声波综合打线工艺。具体的，本方案中所述第一芯片为驱动集成电路，所述第二芯片为绝缘栅双极型晶体管和/或金属-氧化物半导体场效应晶体管。步骤s1中所述提供mis基板具体包括以下步骤：基材处理-光刻、一级电镀-塑封-窗口蚀刻-二级电镀。需要指出的是本方案中所述一级电镀以及二级电镀只是用于对不同电镀步骤加以区分，并不代表电镀之间分有等级。作为一种优选的技术方案，本实施例中所述提供mis基板具体为：步骤s11、基材处理；步骤s111、基材准备，选择框架基材，框架基材厚度0.1-0.3㎜；具体的，本实施例中采用spcc(冷轧碳钢薄板及钢带，或中国牌号q195和q215a)作为框架基材基材厚度选用0.18㎜；步骤s112、抛光/研磨，对框架基材进行抛光/研磨；通过抛光研磨提高金属表面粗糙度，以增加后续镀层与框架基材的结合力；步骤s113、氰铜电镀，于所述框架基材表面电镀氰铜，镀层厚度1.5-4.5μm；本方案中氰铜层为过渡层，其与框架基材材质具有良好的结合力，同时其与后续步骤中将要在其表面电镀的酸铜层具有良好的结合力；本实施例中氰铜层的厚度优选为2.5μm；步骤s114、酸铜电镀，于所述氰铜层表面电镀酸铜层，镀层厚度15-25μm；通过电镀酸铜层形成具有良好表面质量的外观表面，以利于后续加工；具体的，本实施例中所述酸铜层的厚度为25μm；步骤s12、一次光刻，步骤s121、前处理，将基材表面的抗氧化油层碱洗或电解脱脂处理、水洗、烘干，以确保干膜与铜面压合时更紧密，不会产生剥离情形；步骤s122、压干膜，利用热及压力将干膜压合在基材表面，干膜厚度25-30μm；具体的，本实施例中所述干膜的厚度为28μm；步骤s123、曝光，提供使用胶膜制作而成的光罩，将所述光罩覆盖在干膜上，进行uv固化，对透明部分的干膜进行曝光，依次将所需图形转移至干膜上；步骤s124、显影，采用显影剂去除未被曝光的干膜，仅使被曝光的干膜保留在基材上，实现显像成型；需要指出的是，本步骤中采用的为曝光键结的干膜材料，即干膜材料在被曝光后键结在基材表面，而未被曝光的部分可通过显影剂进行去除；而上述方案并不作为对本申请的限定，在其他实施例中还可以采用曝光断键的干膜材料，即在显影步骤中，采用显影剂去除的部分为在曝光步骤中被曝光的部分，而未被曝光的部分键合在基材表面。步骤s13、一次电镀，在基材上依次镀镍与铜，镍层厚度为7-10μm，铜层厚度15-25μm；本实施例中镍层厚度优选为8μm，铜层厚度优选为10μm；步骤s14、二次光刻，步骤s141、压干膜，利用热及压力将干膜压合在基材表面，干膜厚度40-60μm；具体的，本实施例中所述干膜的厚度为44μm；步骤s142、曝光，提供使用胶膜制作而成的光罩，将所述光罩覆盖在干膜上，进行uv固化，对透明部分的干膜进行曝光，依次将所需图形转移至干膜上；步骤s143、显影，采用显影剂去除未被曝光的干膜，仅使被曝光的干膜保留在基材上，实现显像成型；二次光刻所用位置位于一次光刻作用位置之内；需要指出的是，本步骤中采用的为曝光键结的干膜材料，即干膜材料在被曝光后键结在基材表面，而未被曝光的部分可通过显影剂进行去除；而上述方案并不作为对本申请的限定，在其他实施例中还可以采用曝光断键的干膜材料，即在显影步骤中，采用显影剂去除的部分为在曝光步骤中被曝光的部分，而未被曝光的部分键合在基材表面。步骤s15、二次电镀，在二次光刻区域进行电镀形成铜柱，铜柱高度(即二次电镀铜层厚度)100-180μm，本实施例中优选为105μm；步骤s151、去干膜，利用剥膜液将干膜剥离去除；步骤s16、塑封，步骤s161、前处理，粗化铜面，以提高塑封结合力，在粗化处理后进行表面清洁，去除氧化及异物；步骤s162、塑封保护，采用塑封胶将镀层线路进行保护，并于侧面形成线路支撑面，塑封后胶饼厚度180-220μm；本实施例中塑封后胶饼厚度优选为190μm；步骤s163、除应力，于120-160℃下烘烤3-5小时，使塑封胶固化，烘烤过程中对产品进行固定，防止产品曲翘；步骤s17、减薄，对产品进行研磨，使其至少二次电镀形成的铜层全部显露；步骤s18、窗口蚀刻，步骤s181、窗口光刻，于背面压干膜、曝光、显影，蚀刻去除大部分基材，露出镍层；步骤s182、去干膜，利用剥膜液将干膜剥离去除；步骤s19、镍钯金电镀，进行镍钯金单独，保证内引脚具有良好的封装界，防止线路氧化。下面以pcb为对照，介绍采用上述方案加工而成的mis基板的特性：pcbmis线宽：100μm线宽：25μm线距：100μm线距：25μm与塑封料有热应力产生与塑封料无热应力产生表1如上表所示，本方案中mis基板用塑封材料与功率模组用塑封材料采用相近物理性质以及化学性质的物质，两者之间几乎无热应力产生且接合强度高，可以避免应力集中造成的分层现象。在相同基板尺寸的情况下，mis基板布线所占空间更小，相对于采用pcb可增加60％-80％空间，其上所节省的空间可以增添ntc热感测元件、cl滤波用电感等其它功能元件同时，本实施例中还提供一种功率模组，其采用如上所述的功率模组加工方法加工形成。于本文的描述中，需要理解的是，术语“上”、“下”、“右”、等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。当前第1页12