一种TFT阵列基板及其制备方法与流程

本发明涉及显示技术领域，尤其涉及一种tft阵列基板及其制备方法。

背景技术：

窄边框甚至无边框屏成为当期市场小尺寸手机的主流方向，为了尽可能的增大屏占比，实现手机屏的窄边框甚至无边框化，需要将左右边沿以及上下边沿区域尽可能缩小。

然而缩小边沿范围，伴随而来的是减小电源信号金属线的宽度，此措施对电学性能方面的主要的影响将是增大irdrop(ir压降)，从而会导致面板均匀性较差，为了降低irdrop增大的影响，在tft(薄膜晶体管)阵列基板中，常采用如图1所示的双层源漏层结构。

然而在上述结构中，需要在第一平坦层和层间介质层上开设较多的孔洞，第一平坦层上的孔洞与层间介质层上的孔洞一一对应，但为了保证有机光阻不会将层间介质层上的孔洞填充，第一平坦层上的孔洞孔径必须比层间介质层上的孔洞孔径大，从而导致第一平坦层上的孔洞较为密集，从而导致生产制造较为困难。

技术实现要素：

本发明提供一种tft阵列基板，以解决第一平坦层上的孔洞较为密集，从而导致生产制造较为困难的技术问题。

为解决上述问题，本发明提供的技术方案如下：

一种tft阵列基板，包括：

衬底；

设置于所述衬底上的半导体层；

设置于所述衬底上且覆盖所述半导体层的第一栅极绝缘层；

设置于所述第一栅极绝缘层上的第一栅极层；

设置于所述第一栅极绝缘层上且覆盖所述第一栅极层的第二栅极绝缘层；

设置于所述第二栅极绝缘层上的第一源漏层；

设置于所述第二栅极绝缘层上且覆盖所述第一源漏层的层间介质层；

设置于所述层间介质层上第一平坦层；

设置于所述第一平坦层上的第二源漏层，所述第二源漏层包括多道相互独立的第二源漏金属走线；

设置于所述第一平坦层上且覆盖所述第二源漏层的第二平坦层；

设置于所述第二平坦层上的发光层和封装层；

其中，所述第一源漏层包括多道相互独立的第一源漏金属走线，所述半导体层包括有源岛和多条相互独立的半导体走线；至少一道所述第一源漏金属走线穿过第一栅极绝缘层和第二栅极绝缘层与对应的半导体走线接触连接，至少一道第二源漏金属走线与所述有源岛的掺杂区接触连接。

优选的，所述第一栅极层包括多道相互独立的栅极金属走线，至少一道所述第一源漏金属走线与对应的栅极金属走线形成电容。

优选的，至少一道所述第一源漏金属走线同时与对应的栅极金属走线和半导体走线接触连接。

优选的，至少一道所述第二源漏金属走线同时与对应的栅极金属走线和半导体走线接触连接。

本发明还提供一种tft阵列基板的制备方法，包括：

s10、在衬底上形成图案化的半导体层，所述半导体层包括有源岛和多条相互独立的半导体走线；

s20、在所述衬底上形成第一栅极绝缘层；

s30、在所述第一栅极绝缘层上形成第一栅极层；

s40、在所述第一栅极绝缘层上形成覆盖第一栅极层的第二栅极绝缘层；

s50、在所述第一栅极绝缘层和第二栅极绝缘层上形成延伸到所述半导体走线表面的第一搭接孔；

s60、在所述第二栅极绝缘层上形成填充第一搭接孔的图案化的第一源漏层；

s70、在所述第二栅极绝缘层上依次层叠形成层间介质层、第一平坦层、与所述有源岛的掺杂区接触连接的第二源漏层、覆盖所述第二源漏层的第二平坦层、发光层以及封装层。

优选的，在步骤s50中，在形成第一搭接孔的过程中，在第二栅极绝缘层上形成延伸到第一栅极层表面的第二搭接孔。

优选的，在步骤s50中，在形成第一搭接孔和第二搭接孔的过程中形成第一层沟槽。

优选的，在步骤s70中，形成层间介质层后，在所述层间介质层上形成延伸到有源岛的掺杂区的表面的第一层过孔。

优选的，在步骤s70中，在形成第一层过孔的过程中，在所述第一层沟槽中形成第二层沟槽，以形成弯折区。

优选的，在步骤s70中，形成第一平坦层时，使用第一平坦层填充第一层沟槽和第二层沟槽。

本发明的有益效果为：将原本用第二源漏层作为走线连接的部分位置采用第一源漏层替换，使用第一源漏层的源漏金属走线充当与有源岛搭接的连线，以及搭接有源岛和第一栅极层，第一源漏层的源漏金属走线与对应的有源岛和第一栅极层接触连接时，无需在层间介质层和第一平坦层上开孔，从而降低层间介质层和第一平坦层上的孔洞的数量和密度，便于生产制造，同时将第二栅极绝缘层上的孔洞与第一层沟道的形成合并成一道制程，将层间介质层上的孔洞与第二层沟道的形成合并成一道制程，降低光罩成本的同时，节约制程时间以及材料成本。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明背景技术中双层源漏层阵列基板的结构示意图；

图2为本发明实施例一中tft阵列基板的结构示意图；

图3为本发明实施例一中tft阵列基板的制备流程示意图；

图4至图10为本发明实施例一中tft阵列基板的制作流程图；

图11为本发明实施例二中tft阵列基板的结构示意图；

图12至图18为本发明实施例二中tft阵列基板的制作流程图。

附图标记：

10、衬底；

21、第一缓冲层；22、第二缓冲层；

30、半导体层；31、有源岛；311、掺杂区；32、半导体走线；

41、第一栅极绝缘层；42、第二栅极绝缘层；

50、第一栅极层；

61、第一源漏金属走线；611、第一金属走线；612、第二金属走线；62、第二源漏层；

70、层间介质层；71、第一层过孔；

81、第一平坦层；811、第二层过孔；82、第二平坦层；

90、像素定义层；

101、第一搭接孔；102、第二搭接孔；103、第一层沟槽；104、第二层沟槽；105、第一层搭接孔；106、第二层搭接孔。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

本发明针对现有的tft阵列基板，为了保证有机光阻不会将层间介质层上的孔洞填充，第一平坦层上的孔洞孔径必须比层间介质层上的孔洞孔径大，造成第一平坦层上的孔洞较为密集，从而导致生产制造较为困难的技术问题，本实施例能够解决该缺陷。

实施例一：

一种tft阵列基板，如图2所示，所述阵列基板包括衬底10，所述衬底10上依次层叠设置有第一缓冲层21、第二缓冲层22、半导体层30、第一栅极绝缘层41、第一栅极层50、第二栅极绝缘层42、第一源漏层、层间介质层70、第一平坦层81、第二源漏层62、第二平坦层82、阴极材料层、像素定义层90以及发光层和封装层。

其中，所述第一栅极绝缘层41设置于所述衬底10上且覆盖所述半导体层30；所述第二栅极绝缘层42设置于所述第一栅极绝缘层41上且覆盖所述第一栅极层50；所述层间介质层70设置于所述第二栅极绝缘层42上且覆盖所述第一源漏层；所述第二平坦层82设置于所述第一平坦层81上且覆盖所述第二源漏层62。

其中，所述第一源漏层包括多道相互独立的第一源漏金属走线61，所述第二源漏层62包括多条相互独立的第二源漏金属走线，所述半导体层30包括有源岛31和多个相互独立的半导体走线32；至少一道所述第一源漏金属走线61穿过第一栅极绝缘层41和第二栅极绝缘层42与对应的半导体走线32接触连接；一道所述第二源漏金属走线与所述有源岛31的掺杂区311接触连接。

将原来与半导体走线32接触连接的部分所述第二源漏金属走线用位于第二栅极绝缘层42上的第一源漏金属走线61替换，使用第一源漏层的第一源漏金属走线61充当与半导体走线32搭接的连线，第一源漏金属走线61与对应的半导体走线32接触连接时，无需在所述层间介质层70和第一平坦层81上开孔，从而降低层间介质层70和第一平坦层81上的孔洞的数量和密度，便于生产制造。

所述第一栅极层50包括多道相互独立的栅极金属走线，至少一道第一源漏金属走线61与一道栅极金属走线相对应以形成电容，与第一栅极层50形成电容的源漏金属走线61为第一金属走线611。用第一源漏层替代第二栅极层，既能够使得所述第一源漏层和所述第一栅极层50形成电容，存储电荷，满足电路设计需求，第一源漏层与第二源漏层62结合又能够形成双层网状结构，降低ir压降，提高阵列基板的均匀性与稳定性。

至少一道所述第一源漏金属走线61同时与对应的第一栅极层50和半导体走线32接触连接，与所述第一栅极层50和半导体走线32同时接触连接的第一源漏金属走线61为第二金属走线612。通过第二金属走线612充当连接半导体走线32与第一栅极层50的搭接走线，将原本用第二源漏层62作为走线连接的位置采用第二金属走线612替换，进一步减小层间介质层70和第一平坦层81上的孔洞的数量和密度。

如图3所示，一种tft阵列基板的制备方法，所述制备方法包括：

s10、在衬底10上形成图案化的半导体层30，所述半导体层30包括有源岛31和多条相互独立的半导体走线32；

s20、在所述衬底10上形成第一栅极绝缘层41；

s30、在所述第一栅极绝缘层41上形成第一栅极层50；

s40、在所述第一栅极绝缘层41上形成覆盖第一栅极层50的第二栅极绝缘层42；

s50、在所述第一栅极绝缘层41和第二栅极绝缘层42上形成延伸到所述半导体走线32表面的第一搭接孔101；

s60、在所述第二栅极绝缘层42上形成填充第一搭接孔101的图案化的第一源漏层；

s70、在所述第二栅极绝缘层42上依次层叠形成层间介质层70、第一平坦层81、与所述有源岛31的掺杂区311接触连接的第二源漏层62、覆盖所述第二源漏层62的第二平坦层82、发光层以及封装层。

如图4所示，在所述衬底10表面上形成第一缓冲层21，在所述第一缓冲层21表面形成第二缓冲层22后，在第二缓冲层22表面形成图案化的半导体层30。

其中，所述衬底10由柔性材质制成，所述第一缓冲层21和所述第二缓冲层22均为由sinx(氮化硅)或sio2(氧化硅)构成的单层或叠层结构。

如图5所示，在所述第二缓冲层22表面形成覆盖半导体层30的第一栅极绝缘层41；在所述第一栅极绝缘层41上形成图案化的第一栅极层50后；在所述第一栅极绝缘层41上形成覆盖第一栅极层50的第二栅极绝缘层42。通过第一栅极绝缘层41和第二栅极绝缘层42来避免栅极金属走线和有源岛31之间的信号干扰。

在所述第一栅极绝缘层41和所述第二栅极绝缘层42上形成延伸到半导体走线32表面的第一搭接孔101，在形成所述第一搭接孔101的过程中，在第二栅极绝缘层42上形成延伸到第一栅极层50表面的第二搭接孔102；第一源漏层通过第一搭接孔101和第二搭接孔102实现与第一栅极层50和半导体走线32的接触连接。

其中，在形成第一搭接孔101和第二搭接孔102的过程中形成第一层沟槽103。将第一搭接孔101、第二搭接孔102与第一层沟槽103合并为一道制程，降低光罩成本的同时，节约制程时间以及材料成本，更有利于生产制造。

如图6所示，在所述第二栅极绝缘层42上形成填充第一搭接孔101和第二搭接孔102的图案化的第一源漏层。

如图7所示，在所述第二栅极绝缘层42上形成覆盖第一源漏层的层间介质层70，在所述层间介质层70上形成延伸到有源岛31表面的第一层过孔71。

其中，在形成第一层过孔71的过程中，在所述第一层沟槽103中形成第二层沟槽104，以形成弯折区。将形成层间介质层70上的孔洞与第二层沟槽104合并成一道制程，降低光罩成本的同时，节约制程时间以及材料成本。

如图8所示，在所述层间介质层70上形成第一平坦层81，并使用所述第一平坦层81填充所述第一层沟槽103和所述第二层沟槽104。采用第一平坦层81填充弯折区，有助于提高弯折区的弯折性能。

其中，形成第一平坦层81后，在所述第一平坦层81上形成与第一层过孔71连通的第二层过孔811。

如图9所示，在第一平坦层81上形成填充第一层过孔71和第二层过孔811的图案化的第二源漏层62，其中一道所述第二源漏层62的第二源漏金属走线与有源岛31的掺杂区311连接。

如图10所示，在所述第一平坦层81上形成覆盖第二源漏层62的第二平坦层82，在所述第二平坦层82上形成与第二源漏层62连接的阴极材料层，并在所述第二平坦层82上依次形成像素定义层90、发光层和封装层。

有益效果为：将原本用第二源漏层62作为走线连接的部分位置采用第一源漏层替换，使用第一源漏层的第一源漏金属走线61充当与半导体走线32搭接的连线，以及搭接半导体走线32和第一栅极层50，第一源漏层的第一源漏金属走线61与对应的半导体走线32和第一栅极层50接触连接时，无需在层间介质层70和第一平坦层81上开孔，从而降低层间介质层70和第一平坦层81上的孔洞的数量和密度，便于生产制造，同时将第二栅极绝缘层42上的孔洞与第一层沟道的形成合并成一道制程，将层间介质层70上的孔洞与第二层沟道的形成合并成一道制程，降低光罩成本的同时，节约制程时间以及材料成本。

实施例二：

一种tft阵列基板，如图11所示，所述阵列基板包括衬底10，所述衬底10上依次层叠设置有第一缓冲层21、第二缓冲层22、半导体层30、第一栅极绝缘层41、第一栅极层50、第二栅极绝缘层42、第一源漏层、层间介质层70、第一平坦层81、第二源漏层62、第二平坦层82、阴极材料层、像素定义层90以及发光层和封装层。

其中，所述第一栅极绝缘层41设置于所述衬底10上且覆盖所述半导体层30；所述第二栅极绝缘层42设置于所述第一栅极绝缘层41上且覆盖所述第一栅极层50；所述层间介质层70设置于所述第二栅极绝缘层42上且覆盖所述第一源漏层；所述第二平坦层82设置于所述第一平坦层81上且覆盖所述第二源漏层62。

其中，所述第一源漏层包括多道相互独立的第一源漏金属走线61，所述第二源漏层62包括多条第二源漏金属走线，所述半导体层30包括有源岛31和多个相互独立的半导体走线32；至少一道所述第一源漏金属走线61穿过第一栅极绝缘层41和第二栅极绝缘层42与对应的半导体走线32接触连接；一道所述第二源漏金属走线与所述有源岛31的掺杂区311连接。

将原来与半导体走线32接触连接的部分所述第二源漏金属走线用位于第二栅极绝缘层42上的第一源漏金属走线61替换，使用第一源漏层的第一源漏金属走线61充当与半导体走线32搭接的连线，第一源漏金属走线61与对应的半导体走线32接触连接时，无需在所述层间介质层70和第一平坦层81上开孔，从而降低层间介质层70和第一平坦层81上的孔洞的数量和密度，便于生产制造。

所述第一栅极层50包括多道相互独立的栅极金属走线，至少一道第一源漏金属走线61与一道栅极金属走线相对应以形成电容，与第一栅极层50形成电容的源漏金属走线61为第一金属走线611。用第一源漏层替代第二栅极层，既能够使得所述第一源漏层和所述第一栅极层50形成电容，存储电荷，满足电路设计需求，第一源漏层与第二源漏层62结合又能够形成双层网状结构，降低ir压降，提高阵列基板的均匀性与稳定性。

至少一道所述第二源漏金属走线同时与对应的第一栅极层50和半导体走线32接触连接。

进一步的，所述tft阵列基板的制备流程参见图12至图18。

如图12所示，在所述衬底10表面上形成第一缓冲层21，在所述第一缓冲层21表面形成第二缓冲层22后，在第二缓冲层22表面形成图案化的半导体层30。

其中，所述第一缓冲层21和所述第二缓冲层22均为由sinx(氮化硅)或sio2(氧化硅)构成的单层或叠层结构。

如图13所示，在所述第二缓冲层22表面形成覆盖半导体层30的第一栅极绝缘层41；在所述第一栅极绝缘层41上形成图案化的第一栅极层50后；在所述第一栅极绝缘层41上形成覆盖第一栅极层50的第二栅极绝缘层42。通过第一栅极绝缘层41和第二栅极绝缘层42来避免栅极金属走线和有源岛31之间的信号干扰。

在所述第一栅极绝缘层41和所述第二栅极绝缘层42上形成延伸到半导体走线32表面的第一搭接孔101。

其中，在形成第一搭接孔101的过程中形成第一层沟槽103。将第一搭接孔101与第一层沟槽103合并为一道制程，降低光罩成本的同时，节约制程时间以及材料成本，更有利于生产制造。

如图14所示，在所述第二栅极绝缘层42上形成填充第一搭接孔101的第一源漏层。

如图15所示，在所述第二栅极绝缘层42上形成覆盖第一源漏层的层间介质层70，在所述层间介质层70上形成延伸到有源岛31表面的第一层过孔71，同时在所述层间介质层70上形成延伸到所述半导体走线32和所述第一栅极层50表面的第一层搭接孔105。

其中，在形成第一层过孔71和第一层搭接孔105的过程中，在所述第一层沟槽103中形成第二层沟槽104，以形成弯折区。将形成层间介质层70上的孔洞与第二层沟槽104合并成一道制程，降低光罩成本的同时，节约制程时间以及材料成本。

如图16所示，在所述层间介质层70上形成第一平坦层81，并使用所述第一平坦层81填充所述第一层沟槽103和所述第二层沟槽104。采用第一平坦层81填充弯折区，有助于提高弯折区的弯折性能。

其中，形成第一平坦层81后，在所述第一平坦层81上形成与第一层过孔71连通的第二层过孔811，同时形成与第一层搭接孔105连通的第二层搭接孔106。

如图17所示，在第一平坦层81上形成填充第一层过孔71、第二层过孔811、第一层搭接孔105和第二层搭接孔106的第二源漏层62。

其中，一道所述第二源漏层62的第二源漏金属走线与有源岛31的掺杂区311连接，至少一道所述第二源漏金属走线同时与对应的第一栅极层50和半导体走线32接触连接。

如图18所示，在所述第一平坦层81上形成覆盖第二源漏层62的第二平坦层82，在所述第二平坦层82上形成与第二源漏层62连接的阴极材料层，并在所述第二平坦层82上依次形成像素定义层90、发光层和封装层。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。