一种封装电子元件及其制造方法与流程

本发明涉及电子技术领域，尤其涉及一种封装电子元件及其制造方法。

背景技术：

从德国专利文献de102009013818a1中已知一种制造电子设备的方法，其中，在提供带有第一导电涂层的载体之后，在该第一导电涂层上涂敷第一绝缘涂层并且产生至少一个从第一绝缘涂层的第一侧到第一绝缘层的第二侧的直通连接。至少两个半导体芯片安设在载体上，并且第二绝缘涂层涂敷在载体上。然后，打开第二绝缘层，直到载体暴露为至，并且金属涂层在打开的第二涂层上离析，然后至少两个半导体芯片分离。

从中国专利文献cn103339726a中已知一种制造电子部件及电子部件的电路板模组方式，其中，在提供有容纳位置的pcb中，嵌入预先准备好的电子部件，该电子部件为铜块上面焊接上功率芯片的d极，将s极与gate极芯片裸露在容纳位置处，通过pcb结构设计上在容纳位置上面覆盖半固化片及fr4core层，进行压合将电子部件埋置于容纳位置，然后通过pcb激光打孔，并进行孔内部电镀覆盖铜导通技术，将功率芯片的s极与gate极的电气导出。

技术实现要素：

有鉴于此，本发明实施例提供了一种电子部件及其制造方法。

本发明实施例提供了一种封装电子元件，包括：

芯片，所述芯片包括第一导电端以及第二导电端，其中第一导电端位于所述芯片的第一表面上，第二导电端位于所述芯片的第二表面上，所述第一表面与第二表面相对；

第一导电片，所述第一导电片包括有第一导电接口以及第二导电接口，所述第一导电片贴合在所述第一表面上，所述第一导电接口与第一导电端电连接；

第二导电片，所述第二导电片包括有第三导电接口以及第四导电接口，所述第二导电片贴合在所述第二表面上，所述第三导电接口与第二导电端电连接；

其中，所述第二导电接口与所述第四导电接口在所述封装电子元件的厚度方向上间隔设定距离。

本发明实施例还提供了一种制造方法，包括

在第一导电基板上，按照第一设定尺寸，成型第一导电片；

在所述成型的第一导电片上涂敷或印刷上第一粘接层，其中所述第一粘接触到所述第一导电片的边缘间隔一定距离；

将芯片安装到所述第一导电片上，使所述芯片的第一表面与所述第一导电片贴合，并且将所述芯片的第一导电端与所述第一导电片电连接；

在第二导电基板上，按照第二设定尺寸，成型第二导电片；

在所述成型的第二导电片上涂敷或印刷上第二粘接层，其中所述第二粘接触到所述第二导电片的边缘间隔一定距离；

将涂敷或印刷上第二粘接层的第二导电片连接到所述芯片上，使所述芯片的第二表面与所述第二导电片贴合，并且将所述芯片的第二导电端与所述第二导电片电连接。

本发明实施例提供的封装电子元件，形成特殊的三层结构，第一导电层与第三导电层形成不共面的设计，简化封装工艺，提升散热能力。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种封装电子元件的爆炸图；

图2是本发明实施例提供的一种封装电子元件的结构示意图；

图3是本发明实施例提供的一种封装电子元件的立体结构图；

图4是本发明实施例提供的封装电子元件的结构示意图；

图5是本发明实施例提供的封装电子元件的部分器件结构示意图；

图6是本发明实施例提供的封装电子元件的局部结构示意图；

图7是本发明实施例提供的封装电子元件的部分器件结构示意图；

图8是本发明实施例提供的封装电子元件的侧面结构截面图；

图9本发明实施例提供的局部结构立体图；

图10是本发明实施例提供的制造过程的结构示意图；

图11是本发明实施例提供的另一制造过程的结构示意图；

图12是本发明实施例提供的另一制造过程的结构示意图；

图13是本发明实施例提供的一种封装模块的结构示意图；

图14是本发明实施例提供的另一种封装模块的结构示意图。

具体实施例

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

本发明实施例的“第一”、“第二”等术语，仅为区别相关技术特征，不表示先后顺序。

为了说明本发明实施例所述的技术方案，下面通过具体实施例来进行说明。

本发明实施例提供的封装电子元件，是应用在封装电子模块。一种常见的应用是在应用在功率器件的封装模块中的。例如应用在大功率晶体管，晶闸管，双向晶闸管，gto(gate-turn-offthyristor，可关断晶闸管)，mosfet(metaloxidesemiconductorfieldeffecttransistor)，igbt(insulatedgatebipolartransistor)等中的电子元件。

如图1-图9所示，是本发明实施例提供的封装电子元件100，具体包括有芯片110，所述芯片110包括有第一导电端以及第二导电端(图中未表示)。所述芯片包括有第一表面以及第二表面，所述第一表面与第二表面相对设置。所述第一导电端设置在所述第一表面上，所述第二导电端设置在所述第二表面上。如图1所示，第一导电端包括有s级接口以及g级接口，设置在所述芯片110的第一表面上(如图1所示的下表面)。第二导电端包括有d级接口，设置在所述芯片110的第二表面上。其中所述芯片110包括但不限于igbt,mosfet,gan、碳化硅芯片等。

所述封装电子元件100还包括有第一导电片120，所述第一导电片120为导电导热材料制成。所述第一导电片120贴合在所述芯片110的第一表面上，通过这种贴合的方式，能够保证导热的效果。所述第一导电片120包括有第一导电接口以及第二导电接口(图中为表示)，其中第一导电接口与所述芯片110上的第一导电端电连接。一种示例性的实施方案是，所述第一导电片120通过粘接或焊接的方式贴合在所述芯片110的第一表面上。如图1所示，所述芯片110与所述第一导电片120通过第一粘接层140，粘接在一起。所述第一粘接层140可以为锡膏等粘接材料。

所述封装电子元件100还包括有第二导电片130，所述第二导电片130为导电导热材料制成。所述第二导电片130贴合在所述芯片110的第二表面上，通过这种贴合的方式，能够保证导热的效果。所述第二导电片130包括有第三导电接口以及第四导电接口(图中为表示)，其中第三导电接口与所述芯片110上的第二导电端电连接。一种示例性的实施方案是，所述第二导电片130通过粘接或焊接的方式贴合在所述芯片110的第二表面上。如图1所示，所述芯片110与所述第二导电片130通过第二粘接层150，粘接在一起。所述第二粘接层140可以为锡膏等粘接材料。

所述第一导电片120以及第二导电片130可以通过焊接的金属化处理连接到所述芯片110上，例如：通过ti/ni/ag,或ni/pd/au等金属化处理连接到所述芯片110上

其中，所述第二导电接口与所述第四导电接口在所述封装电子元件的厚度方向上间隔设定距离。如图1所示，所述第二导电接口位于第一导电片上，第四导电接口位于第二导电片上，第二导电接口与第四导电接口在所述芯片110的厚度方向是间隔有一定距离的。

本发明实施例提供的封装电子单元，一种示例性的应用方案如图13和图14所示，所述封装电子元件安装在封装模块200中，所述封装模块200包括有基板210。所述基板210上设置有第一导电层221以及第二导电层230。所述第一导电层220与第二导电层230在所述封装模块的厚度方向上间隔一定的距离。所述基板210上设置有收容孔或者收容槽240，所述封装电子元件100设置在所述收容孔或者收容槽240内。所述封装电子元件100的第一导电片120与基板上的第一导电层220电连接，第二导电片130与基板上的第二导电层230电连接。通过这种不共面的连接方式，封装电子元件的结构简单，且封装工艺简化。

本发明实施例提供的一种封装电子元件，所述第一导电片120的边缘大于所述芯片110的边缘。如图12所示，所述第一导电片120余所述芯片110在长度方向上的间隔d不小于0.3mm。类似的，在宽度方向的距离，不小于0.2mm。

本发明实施例提供的一种封装电子元件，还可以包括有外框(图中未表示)。一种示例性的实施方案，所述外框通过注塑成型，用于固定所述封装电子元件。具体的所述第一导电片、第二导电片或芯片中的一个或多个设置在所述外框内。

本发明实施例还提供了一种电子元件的制造方法，具体内容如下所述：

在第一导电基板上30，按照第一设定尺寸，成型第一导电片。

本发明实施例的第一导电基板30，为可导电导热的材料制成，如铜材或铜合金材料。以铜合金材料为例，如图11所示，所述铜合金的第一导电基板通过冲裁(或冲切)或者是蚀刻技术，按照设定的尺寸，形成第一导电片130。例如，第一导电片的尺寸可以为250mm＊75mm,厚度范围一般为：0.1mm—0.3mm。

通常情况下，采用冲裁(或冲切)冲切的方式制造，所述第一导电片的精度更高，蚀刻的工艺进行制造，较适合小批量生产。

本发明实施例提供的封装电子元件的制造方法，第一导电片120的尺寸比所述芯片110大，第一导电片120的尺寸比芯片110尺寸在第一方向上至少大0.2mm，在第二方向上至少大0.3mm。具体的，可按实际的设计进行调整，参考实际的封装的第一导电片120的偏移能力。

在所述成型的第一导电片120上涂敷或印刷上第一粘接层140，其中所述第一粘接触到所述第一导电片的边缘间隔一定距离。

在完成第一导电片120的制作后，在所述第一导电片120上涂敷或印刷上第一粘接层140。一种示例性的实施方案，是在所述第一导电片120上涂敷或印刷上solderpaste(锡膏)，具体的，采用如smt(surfacemounttechnology，表面封装技术)的开钢网进行solderpaste印刷，也可以采用solderpastedispense(焊膏分配)方法进行制作，一般该solderpaste厚度在70um—150um,solderpaste的厚度取决于采用的钢网的厚度。

将芯片安装到所述第一导电片上，使所述芯片的第一表面与所述第一导电片贴合，并且将所述芯片的第一导电端与所述第一导电片电连接。

一种示例性的实施方案，本发明实施例提供的封装电子元件100的芯片110包括有g极和s极的第一表面以及d级的第二表面。将所述芯片110的g极和s极的第一表面倒装焊接到第一粘接层140(如solderpaste)上，该芯片110的尺寸和厚度主要取决于封装电子元件的设计。通常情况下，采用芯片(trench工艺)厚度100—200um,采用sgt(保护栅沟槽mos)的厚度一般可以是50—150um,芯片的尺寸也会从2.0*3.0mm---5*6mm等。芯片110的g极和s极的间距亦是根据电子元件的设计需求而定，例如40um的间距。

在第二导电基板上，按照第二设定尺寸，成型第二导电片130。第二导电片130的成型方式与第一导电片类似，在此不再赘述。

在所述成型的第二导电片130上涂敷或印刷上第二粘接层，其中所述第二粘接触到所述第二导电片的边缘间隔一定距离。第二导电片上涂敷或印刷第二粘接层150的方式与第一导电层120上涂敷或印刷第一粘接层140类似，在此不再赘述。

将涂敷或印刷上第二粘接层的第二导电片连接到所述芯片上，使所述芯片的第二表面与所述第二导电片贴合，并且将所述芯片的第二导电端与所述第二导电片电连接。

一种示例性的实施方案，在将芯片110的g极和s极的第一表面与第一粘接层140连接之后，需要在芯片110的d极的第二表面上印刷涂敷上第二粘接层150。通常情况下，每一个第二粘接层150的一边尺寸要比第二导电片130的尺寸小100um,该尺寸(100um)取决于第二粘接层150的生产加工偏位能力，如果间距太小会出现偏移导致的短路问题。该第二粘接层150的厚度一般为70—120um，具体厚度取决于采用的钢网的厚度。

一种具体的实施方案，所述第一粘接层140与所述第一导电片120的边缘距离在0.2-0.8mm之间；

和/或所述第二粘接层150与所述第二导电片130的边缘距离在0.2-0.8mm之间。

本发明实施例提供的封装电子元件的制造方法，还包括在所述第一导电片、第二导电片或芯片中的一种或多种周围注塑密封，形成封装电子元件的外框结构。

在完成所述第一导电片120以及第二导电片130的粘接之后。在所述封装电子元件周围注塑密封，具体的，可以是荣光注塑环氧树脂材料。一种具体的实施方案是，将封装的电子元件拜访在成型模具中，加入环氧树脂材料到入料口，进行高温压力上注塑，环氧树脂材料在高温下融化，进行流动到注塑模具内，对电子元件周围进行包裹成型。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。