半导体结构的制作方法

本实用新型涉及半导体技术领域，尤其涉及一种半导体结构。

背景技术：

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本 (Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

为了进一步提高3D NAND闪存结构的位密度，双层或多层的沟道孔结构得到应用，多层的沟道孔结构之间通过位于上下层沟道孔结构之间的半导体层，例如多晶硅层，进行电流传输，而所述半导体层在刻蚀上层沟道孔时表面容易产生缺陷，导致半导体层表面的电流传输效果受到影响，从而影响产品的良率，导致产品的可靠性下降。

如何提高具有多层沟道孔结构的3D NAND闪存结构的性能，是目前亟待解决的问题。

技术实现要素：

本实用新型所要解决的技术问题是，提供一种半导体结构，以提高3D NAND闪存结构的性能。

为解决上述问题，本实用新型的技术方案提供一种半导体结构，包括：基底，所述基底包括第一堆叠结构、贯穿所述第一堆叠结构的第一沟道孔结构，所述第一沟道孔结构顶部还形成有半导体层；位于所述基底表面的第二堆叠结构；贯穿所述第二堆叠结构以及部分深度的半导体层的第二沟道孔，位于所述半导体层内的第二沟道孔宽度大于位于所述第二堆叠结构内的第二沟道孔宽度；位于所述第二堆叠结构内的第二沟道孔侧壁表面的第二功能层；位于所述第二功能层表面和所述半导体层内的第二沟道孔内壁的沟道层。

可选的，所述第二功能层还覆盖位于半导体层内的第二沟道孔侧壁，且所述半导体层内的第二功能层与第二沟道孔侧壁之间还具有氧化层，沟道层位于所述第二功能层表面和所述第二沟道孔底部。

可选的，所述氧化层为干氧氧化层或湿氧氧化层。

可选的，所述氧化层的厚度为2nm～10nm。

可选的，所述氧化层的材料为氧化硅。

可选的，所述第二沟道孔贯穿所述半导体层的深度为20nm～40nm。

可选的，所述第一沟道孔结构包括第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面以及第一沟道孔底部表面的第一沟道层；所述第二沟道孔宽度小于所述第一沟道孔宽度。

可选的，还包括：位于所述第二沟道层表面且填充满所述第二沟道孔的第二沟道介质层。

本实用新型的半导体结构半导体层表面缺陷较少，具有较高的质量，能够提高所述半导体层表面的电流传输效率，进而提高产品的可靠性和良率。

附图说明

图1至图8为本实用新型一具体实施方式的半导体结构的形成过程的结构示意图。

具体实施方式

下面结合附图对本实用新型提供的半导体结构及其形成方法的具体实施方式做详细说明。

请参考图1至图8，为本实用新型一具体实施方式的半导体结构的形成过程的结构示意图。

请参考图1，提供基底100，所述基底100包括第一堆叠结构110、贯穿所述第一堆叠结构110的第一沟道孔结构120，所述第一沟道孔结构120顶部还形成有半导体层130。

所述基底100包括衬底(图中未示出)，形成与所述衬底表面的沿垂直衬底表面方向堆叠的第一堆叠结构110，所述第一堆叠结构110包括相互堆叠的第一绝缘层111和第一牺牲层112。在一个具体实施方式中，所述第一绝缘层 111的材料为氧化硅，所述第一牺牲层112的材料为氮化硅；在其他具体实施方式中，所述第一绝缘层111和第一牺牲层112的还可以采用其他合适的材料。图1中，仅示出了第一堆叠结构110的顶部局部示意图。

贯穿所述第一堆叠结构110的第一沟道孔结构120包括：贯穿所述第一堆叠结构110的第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面以及第一沟道孔底部表面的第一沟道层124以及填充满所述第一沟道孔的第一沟道介质层125。所述第一功能层包括由外至内依次设置的第一阻挡层121、第一电荷捕获层122以及第一隧穿层123。该具体实施方式中，所述第一阻挡层121的材料为氧化硅、第一电荷捕获层122的材料为氮化硅、第一隧穿层123的材料为氧化硅，所述第一沟道层124的材料为多晶硅，第一沟道介质层125的材料为氧化硅。

所述第一沟道孔结构120顶部具有半导体层130，所述半导体层130表面与所述第一堆叠结构110表面齐平。该具体实施方式中，所述半导体层130为多晶硅层；在其他具体实施方式中，所述半导体层130还可以采用其他半导体材料，例如单晶硅、多晶锗等。

所述基底100还包括位于衬底表面的层间介质层(图中未示出)，所述层间介质层至少覆盖所述第一堆叠结构110的侧壁。

请参考图2，在所述基底100表面形成第二堆叠结构210。

所述第二堆叠结构210包括相互堆叠的第二绝缘层211和第二牺牲层212。图2中，仅以两层堆叠结构作为第二堆叠结构210的示例，并不代表实际的第二堆叠结构。在一个具体实施方式中，所述第二绝缘层211的材料为氧化硅，所述第二牺牲层212的材料为氮化硅；在其他具体实施方式中，所述第二绝缘层211和第二牺牲层212的还可以采用其他合适的材料。

请参考图3，形成贯穿所述第一沟道孔结构120上方的第二堆叠结构210 以及部分深度的半导体层130的第二沟道孔301。

可以采用各向异性刻蚀工艺刻蚀所述第二堆叠结构210以及半导体层130 形成所述第二沟道孔301，使得所述第二沟道孔301的底部位于所述半导体层 130内。

该具体实施方式中，所述第二沟道孔301的宽度小于所述第一沟道孔结构 120的宽度，后续形成的第二沟道孔结构中的第二沟道层与所述第一沟道层124 之间的电荷能够通过半导体层130的表面进行传输。

所述第二沟道孔301贯穿所述半导体层130的深度为20nm～40nm，可以根据电流传输性能要求调整所述第二沟道孔301位于所述半导体层130内的深度。

请参考图4，对所述第二沟道孔301底部的半导体层130表面进行氧化处理，形成氧化层401。

可以采用干氧氧化或湿氧氧化工艺对所述第二沟道孔301底部的半导体层 130表面进行氧化处理，形成所述氧化层401。

该具体实施方式中，采用湿氧氧化工艺对所述半导体层130表面进行氧化，所述半导体层130为多晶硅层，对所述半导体层130表面进行氧化处理形成氧化硅层。该具体实施方式中，采用H2O蒸汽作为氧化气体，氧化温度为650℃ -950℃，时间为40min～100min。

所述半导体层130在形成所述第二沟道孔301的过程中，受到刻蚀，使得半导体层130表面会产生很多晶格缺陷，由于后续半导体结构中，电荷在半导体层130的表面进行传输，所述半导体层130表面缺陷会影响电流的传输。通过氧化处理，将所述半导体层130表面具有缺陷的多晶硅进行氧化，形成氧化层401，可以消除所述半导体层130表面的缺陷，从而提高所述半导体层130 表面的电流传输性能。

为了能够最大程度的消除半导体层130表面的缺陷，可以通过调整氧化处理的时间、温度等工艺参数来调整对半导体层130表面的氧化深度，以最大程度的消除半导体层130表面的缺陷。在本实用新型的具体实施方式中，所述氧化层401的厚度范围可以为2nm～10nm。

请参考图5，形成覆盖所述第二沟道孔301内部的功能层，并去除位于第二沟道孔301底部的功能层和氧化层401，形成第二功能层510，并暴露出氧化层401下的半导体层130。

所述第二功能层510包括第二阻挡层511、第二电荷捕获层512以及第二隧穿层513。该具体实施方式中，所述第二阻挡层511的材料为氧化硅、第二电荷捕获层512的材料为氮化硅、第二隧穿层513的材料为氧化硅。

在所述第二沟道孔301内壁表面依次形成第二阻挡材料层、第二电荷捕获材料层以及第二隧穿材料层之后，采用各向异性的干法刻蚀工艺，刻蚀去除位于第二沟道孔301底部的第二阻挡材料层、第二电荷捕获材料层以及第二隧穿材料层以及部分氧化层401，形成所述第二功能层510并暴露出半导体层130 的表面。

后续可以直接在所述第二沟道孔301内的第二功能层510表面以及暴露的第二半导体层130表面形成第二沟道层、填充满所述第二沟道孔301的第二沟道介质层，从而形成第二沟道孔301内的第二沟道孔结构。由于第二沟道孔结构与第一沟道孔结构之间的电流在半导体层130表面进行传输，但是由于在图 5所示结构中，所述半导体层130在第二沟道孔301两侧具有向上凸起部分，会导致电流传输路径增加，在第二沟道层与半导体层130之间具有第二功能层 510阻隔，导致电流变小。

为了解决上述问题，本实用新型的具体实施方式还包括进一步的处理。

请参考图6，对所述暴露的半导体层130表面进行氧化处理。

由于在形成第二功能层510以及去除氧化层401的过程中，采用干法刻蚀工艺，会对半导体层130暴露的表面造成损伤，因此，可以进一步采用氧化处理，修复所述半导体层130表面的缺陷，在所述半导体层130的暴露表面形成修复层601。所述氧化处理可以采用干氧氧化或湿氧氧化工艺。

请参考图7，去除覆盖所述半导体层130的部分第二功能层510、氧化层 401和修复层601，完全暴露出半导体层130的表面。

在一个具体实施方式中，可以采用干法刻蚀工艺去除所述半导体层130表面的第二功能层510以及氧化层401和修复层601，暴露出半导体层130的表面。

请参考图8，在所述第二功能层510表面以及暴露的半导体层130表面形成第二沟道层801。

所述第二沟道层801的材料可以为多晶硅或其他半导体材料。如图8所示结构中，所述第二沟道层801与半导体层130之间没有其他材料层阻隔，第二沟道层801中的电流在接触到半导体层130之后，能够直接沿半导体层130的表面传输至第一沟道孔结构120中的第一沟道层124，从而使得传输电流较大。并且，由于所述半导体层130的表面质量较高，能够提高所述第二沟道层801 的沉积质量，提高所述第二沟道层801与半导体层130之间的接触界面的质量，提高电流传输效率。

上述具体实施方式中，在刻蚀第二堆叠结构至半导体层形成第二沟道孔之后，对半导体层表面进行氧化处理，消除所述半导体层表面的晶格缺陷，提高所述半导体层表面的电流传输效率，进而提高产品的可靠性和良率。

本实用新型的具体实施方式还提供一种半导结构。

请参考图8为所述半导体结构的结构示意图。

所述半导体结构包括：基底，所述基底包括第一堆叠结构110、贯穿所述第一堆叠结构110的第一沟道孔结构120，所述第一沟道孔结构120顶部还形成有半导体层130，所述半导体层130具有经过氧化处理并去除氧化层的表面；位于所述基底表面的第二堆叠结构210；贯穿所述第二堆叠结构210以及部分深度半导体层130的第二沟道孔301，位于所述半导体层130内的第二沟道孔 301宽度大于位于第二堆叠结构210内的第二沟道孔301宽度；位于所述第二堆叠结构210内的第二沟道孔301侧壁表面的第二功能层510；位于所述第二功能层510表面和所述半导体层130内的第二沟道孔301内壁的第二沟道层 801。

所述基底100包括衬底(图中未示出)，形成于所述衬底表面的沿垂直衬底表面方向堆叠的第一堆叠结构110，所述第一堆叠结构110包括相互堆叠的第一绝缘层111和第一牺牲层112。在一个具体实施方式中，所述第一绝缘层 111的材料为氧化硅，所述第一牺牲层112的材料为氮化硅；在其他具体实施方式中，所述第一绝缘层111和第一牺牲层112的还可以采用其他合适的材料。图8中，仅示出了第一堆叠结构110的顶部局部示意图。在另一具体实施方式中，所述第一堆叠结构110还可以包括相互堆叠的第一绝缘层111和第一控制栅极112。

贯穿所述第一堆叠结构110的第一沟道孔结构120包括：贯穿所述第一堆叠结构110的第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面以及第一沟道孔底部表面的第一沟道层124以及填充满所述第一沟道孔的第一沟道介质层125。所述第一功能层包括由外至内依次设置的第一阻挡层121、第一电荷捕获层122以及第一隧穿层123。该具体实施方式中，所述第一阻挡层121的材料为氧化硅、第一电荷捕获层122的材料为氮化硅、第一隧穿层123的材料为氧化硅，所述第一沟道层124的材料为多晶硅，第一沟道介质层125的材料为氧化硅。

所述第一沟道孔结构120顶部具有半导体层130，该具体实施方式中，所述半导体层130为多晶硅层；在其他具体实施方式中，所述半导体层130还可以采用其他半导体材料。所述半导体层130具有经过氧化处理并去除氧化层后的表面，所述氧化处理能够消除半导体层130表面的缺陷，提高所述半导体层 130的质量。

所述第二堆叠结构210包括相互堆叠的第二绝缘层211和第二牺牲层212。图8中，仅以两层堆叠结构作为第二堆叠结构210的示例，并不代表实际的第二堆叠结构。在一个具体实施方式中，所述第二绝缘层211的材料为氧化硅，所述第二牺牲层212的材料为氮化硅；在其他具体实施方式中，所述第二绝缘层211和第二牺牲层212的还可以采用其他合适的材料。在另一具体实施方式中，所述第二堆叠结构210包括相互堆叠的第二绝缘层211和第二控制栅极 212。

所述第二沟道孔301贯穿所述半导体层130的深度为20nm～40nm，可以根据电流传输性能要求调整所述第二沟道孔301位于所述半导体层130内的深度。

位于所述半导体层130内的第二沟道孔301宽度大于位于第二堆叠结构 210内的第二沟道孔301宽度，这是因为对半导体层130表面进行氧化处理形成氧化层之后，又去除所述氧化层，使得半导体层130内的第二沟道孔301宽度大于第二堆叠结构210内的第二沟道孔301宽度。所述氧化处理能够消除半导体层130表面的缺陷，使得剩余的半导体层130表面缺陷较低，有利于电流传输。

所述第二功能层510包括第二阻挡层511、第二电荷捕获层512以及第二隧穿层513。该具体实施方式中，所述第二阻挡层511的材料为氧化硅、第二电荷捕获层512的材料为氮化硅、第二隧穿层513的材料为氧化硅。

在其他具体实施方式中，所述第二功能层510还覆盖位于半导体层130内的第二沟道孔301侧壁，且所述半导体层130内的第二功能层510与第二沟道孔301侧壁之间还具有氧化层，第二沟道层801位于所述第二功能层510表面和所述第二沟道孔301底部。所述氧化层为干氧氧化层或湿氧氧化层，能够消除所述半导体层130表面的缺陷。所述氧化层的厚度为2nm～10nm。

所述第二沟道孔301的宽度小于所述第一沟道孔结构120的宽度，以确保所述第二沟道层801与所述第一沟道层124之间的电荷能够通过半导体层130 的表面进行传输。

上述半导体结构的半导体层表面缺陷较少，具有较高的质量，能够提高所述半导体层表面的电流传输效率，进而提高产品的可靠性和良率。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。