一种改进型平面MOS器件的制作方法

本实用新型属于半导体功率器件技术领域，具体涉及一种改进型平面MOS器件。

背景技术：

众所周知，普通的MOSFET只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10V～30V的情况，这主要受到普通MOSFET结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积。其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。

双扩散MOS结构(DMOS)的出现解决了传统MOSFET承受高压能力不足的问题。首先诞生的是横向DMOS(即LDMOS)，该结构是在沟道和高掺杂的漏极间增加一个低掺杂的N^-漂移区。因此，LDMOS的阻断电压主要取决于漂移区的宽度和掺杂浓度，当需求耐压较高时，则必须增加漂移区宽度和降低掺杂浓度，这将导致器件面积的进一步增大，增加生产成本。

而另一种VDMOS结构显然比LDMOS更具优势，芯片有效利用面积更高。其沟道部分是由同一窗口的两次注入经扩散后形成，通过离子注入的能力和角度的选择即可控制沟道的长短，可形成较短的沟道，工艺完全与普通MOSFET结构兼容，可采用自对准工艺，生产过程简单，成本低。因此其具有高输入阻抗和低驱动功率、开关速度快以及温度特性好等技术特点。对于VDMOS器件其阻断电压除受外延层厚度和掺杂浓度控制之外，还主要受体区注入后的扩散形貌决定。如果体区注入采用传统的单次注入，经过退火推阱工艺后，由于受到不同方向离子扩散速率的影响，其体区的底部将与外延层形成柱面结，从而造成器件会提前在底部击穿；另一方面，传统的注入点在同一个单胞内往往只有一个，更易形成柱面结。

技术实现要素：

本实用新型的目的在于克服上述现有技术的缺点，提供一种改进型平面MOS器件。该器件通过优化体区注入形貌，采取同一单胞内两点体区注入使得体区底部与外延层形成平面结，进而改善VDMOS器件的击穿电压，提升器件性能。

为达到上述目的，本实用新型采用以下技术方案予以实现：

一种改进型平面MOS器件，由若干个相邻的单胞并列组成，每一个单胞从下至上依次包括N⁺单晶硅衬底、N^-外延层、中间层和源区金属层；每一个单胞的N^-外延层内部的顶部设置有第一P型阱区和第二P型阱区，同一单胞内第一P型阱区与第二P型阱区之间为N^-外延层；每一个第一P型阱区与相邻单胞的第二P型阱区区域交叉形成交叉P型阱区；所述中间层包括交错布置且相互接触的接触金属区和绝缘介质氧化区。

本实用新型的进一步改进在于：

优选的，所述N⁺单晶硅衬底的下表面固定设置有背面漏区金属层。

优选的，每一个第一P型阱区和第二P型阱区内均设置有一个N⁺源极区，且每一个N⁺源极区在交叉P型阱区外。

优选的，N⁺源极区的顶部均与接触金属区的底部和绝缘介质氧化区的底部接触。

优选的，绝缘介质氧化区内设置有栅氧化层，栅氧化层的底部和N^-外延层、第一P型阱区及第二P型阱区的顶部均接触，栅氧化层的四周被绝缘介质氧化区包裹。

优选的，栅氧化层的顶部设置有多晶硅层；多晶硅层的四周和顶部被绝缘介质氧化区包裹。

优选的，所述接触金属区内填充的金属由钛粘结层、氮化钛阻挡层和钨金属层构成。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型公开了一种改进型平面MOS器件，该器件通过在同一个单胞内设置两个P型阱区，使得相邻两个单胞的P型阱区能够形成交叉P型阱区，使得掺杂有P型阱区的部分底部趋于形成一个平面，而不是传统的单独的P型阱区形成的一个个柱状结；通过优化体区注入形貌，采取两次P型阱区注入使得P型阱区底部与外延层形成平面结；其结构新颖，提升了平面MOS器件的击穿电压，提升器件性能；整个该器件的制作工艺简单，无需增加额外的制造成本。

【附图说明】

图1为本实用新型的结构剖面示意图；

图2为制备本实用新型器件的步骤1的示意图；

图3为制备本实用新型器件的步骤2的示意图；

图4为制备本实用新型器件的步骤3的示意图；

图5为制备本实用新型器件的步骤4的示意图；

图6为制备本实用新型器件的步骤5和步骤6的示意图；

图7为制备本实用新型器件的步骤7的示意图；

图8为制备本实用新型器件的步骤7的示意图；

图9为制备本实用新型器件的步骤8的示意图；

图10为制备本实用新型器件的步骤9的示意图；

其中：1为N⁺单晶硅衬底；2为N^-外延层；3为栅氧化层；4为多晶硅层；5为第一P型阱区；6为第二P型阱区；7为N⁺源极区；8为绝缘介质氧化区；9为接触孔；10为接触金属区；11为源区金属层；12为背面漏区金属层；13为中间层；14-交叉P型阱区。

【具体实施方式】

下面结合附图对本实用新型做进一步详细描述：

参见图1，本实用新型公开了一种改进型平面MOS器件，该器件由若干个单胞器件并联构成，每一个单胞为一个完整的MOSFET器件，每一个单胞为包含有多晶栅、源极的最小重复单元。每一个单细胞从下至上依次设置有背面漏区金属层12、N型平面MOFET器件、中间层13和源区金属层11；N型平面MOFET器件包括N⁺单晶硅衬底1和N^-外延层2；N⁺单晶硅衬底1的底面和背面漏区金属层12接触，N^-外延层2和的顶部和中间层13接触；N^-外延层2内设置P型阱区，P型阱区内设置有N⁺源极区7；中间层13包括绝缘介质氧化区8和接触金属区10；绝缘介质氧化区8内设置有栅氧化层3和多晶硅层4。

N型平面MOFET器件为硅片，该硅片包括N型高掺杂浓度的N⁺单晶硅衬底1以及在N⁺单晶硅衬底1上生长的N型低掺杂浓度的N^-外延层2；N^-外延层2的顶部为中间层13，N^-外延层2内部的顶部设置有P型阱区；每一个单胞包括两个横向不接触的第一P型阱区5和第二P型阱区6；设定第一P型阱区5在单胞内部的左边，第二P型阱区6在单胞内部的右边，则每一个单胞的第一P型阱区5与其左边单胞的第二P型阱区6部分交叉，形成一个交叉P型阱区14；每一个单胞的第二P型阱区6与其右边单胞的第一P型阱区5部分交叉，形成一个交叉P型阱区14；依次类推，相邻单胞之间的N^-外延层2内部的上部总是为一个第一P型阱区5和一个第二P型阱区6形成的交叉P型阱区14；整体来看，N^-外延层2内部的上部除了单胞内部分没有掺杂P型阱区外，掺杂有P型阱区的，P型阱区基本形成一个平面，即形成一个平面结，而不是传统的单独的P型阱区形成的一个个柱状结；通过该P型阱区形貌的改进，进而提升DMOS器件的击穿电压，提升器件性能。

在每一个单胞的设置有两个N⁺源极区7，每一个N⁺源极区7在N^-外延层2内部的最顶部设置，且分别在单胞的第一P型阱区5不交叉部分和第二P型阱区6不交叉部分；N⁺源极区7的顶部和绝缘介质氧化区8、接触金属区10及栅氧化层3均接触；下部和四周被P型阱区包裹。

中间层13包括依次交错布置的绝缘介质氧化区8和接触金属区10，且二者的上表面和下表面均平齐；每一个绝缘介质氧化区8的两边各接触一个接触金属区10；每一个接触金属区10的两边也均各接触一个绝缘介质氧化区8；接触孔9从绝缘介质氧化区8的顶部延伸至N^-外延层2的顶部，即接触孔9穿过绝缘介质氧化区8延所述N^-外延层2的顶部，与P型阱区和N⁺源极区7的顶部接触，所述接触孔9内填充有金属形成接触金属区10。

绝缘介质氧化区8内包裹有多晶硅层4和栅氧化层3，多晶硅层4堆叠在栅氧化层3上部，栅氧化层3的底部与P型阱区、N⁺源极区7及N^-外延层2的顶部均接触；栅氧化层3的四周被绝缘介质氧化区8包裹，多晶硅层4的顶部和四周与绝缘介质氧化区8直接接触。

所有的接触金属区10的顶部和绝缘介质氧化区8的顶部共同与源区金属层11固定连接。

本实用新型改进型平面MOS器件的具体制备过程包括以下步骤：

步骤1、参见图2，选取硅片作为N型平面MOFET器件，该器件本身包括N⁺单晶硅衬底1和N^-外延层2；

步骤2、参见图3，在N^-外延层2表面生长一层栅氧化层3；

步骤3、参见图4，在栅氧化层3表面淀积一层N型掺杂的多晶硅层4；

步骤4、参见图5，通过光刻的方式定义出多晶栅极区，通过曝光将需刻蚀区域开出，用干法刻蚀的方式将外延片顶部的多晶硅层4和栅氧化层3去掉；

步骤5、参加图6，通过光刻方式，在相邻晶包的N^-外延层2表面通过离子注入分别形成第一P型阱区5和第二P型阱区6，第一P型阱区5和第二P型阱区6之间的交叉P型阱区14同时形成；然后通过退火工艺激活掺杂元素；

步骤6、参见图6，通过光刻方式定义出源极区，用离子注入形成N⁺源极区7，然后通过退火工艺激活掺杂元素；

步骤7、参见图7，用淀积二氧化硅的方式在N^-外延层2表面形成一层绝缘介质氧化区8；参见图8，通过干法刻蚀的方式在绝缘介质氧化区8中形成接触孔9；

步骤8、参见图9，在接触孔9内沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再沉积钨金属层；最终通过退火方式在接触孔9中形成金属接触层10。

步骤9、参见图10，最后采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，形成MOS管源区金属层11；在N⁺单晶硅衬底1的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属层12。

上述制备方法能够完全与普通平面MOS工艺步骤兼容，能够有效的改善VDMOS器件的击穿电压，提升器件性能。

本实用新型原理是：N型平面MOFET器件的硅片由N型高掺杂浓度的N⁺单晶硅衬底上生长N型低掺杂浓度的N^-外延层构成，MOSFET漏极位于硅片底面高掺杂部分，源极位于硅片表面较低掺杂的外延层部分，栅极则由平行于硅片表面的多晶硅和栅氧化层构成，平面MOSFET芯片所能承受的最大反向偏置电压由外延层的厚度和掺杂浓度以及体区注入决定，而导通电流的大小则由导电沟道的宽度，即多晶硅的宽度决定。包含有多晶栅、源极的最小重复单元称为单胞，每个单胞即为一个完整的MOSFET器件。这些单胞并联在一起，构成MOSFET芯片。

对于平面MOSFET的体区，如果采用传统的单次体区注入，经过退火推阱工艺后，由于受到不同方向离子扩散速率的影响，其体区的底部将与外延层形成柱面结，从而造成器件会提前在底部击穿如果体区注入采用传统的单次注入，经过退火推阱工艺后，由于受到不同方向离子扩散速率的影响，其体区的底部将与外延层形成柱面结，从而造成器件会提前在底部击穿。而本实用新型通过优化体区注入形貌，采取两次体区注入使得体区底部与外延层形成平面结，能够有效的改善VDMOS器件的击穿电压，提升器件性能。而且，本实用新型工艺步骤简单，能大批量投入生产，增加市场竞争力。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。