本申请涉及半导体制造领域,特别是一种沟槽接发射极的功率半导体器件版图结构。
背景技术:
现有技术为降低器件的导通压降,多采取载流子增强技术,即增加器件的浮空区域(无电子沟道区域)。为保证器件耐压,防止晶圆翘曲,通常会在浮空区域内设有与电子沟道区域密度相一致的沟槽。
现有器件结构中在浮空区域内设有的沟槽,会增加器件的输入输出电容,降低器件的开关速度,提高了器件的开关损耗。为了提高器件的开关速度,现有器件结构通常会将浮空区域内的沟槽不与栅极跑道相连,而是在沟槽上方设有金属接触孔与发射极相连,提高器件的开关速度,降低器件的开关损耗。但是随着工艺的进步,沟槽的宽度越来越窄,沟槽表面上方设有金属接触孔的难度越来越大。
技术实现要素:
为了克服现有技术中常规浮空区域内沟槽接入发射极版图结构的不足,提供一种对工艺要求非常简单,较易实现的使浮空区域内沟槽接入发射极的版图结构,从而实现相同的提高器件开关速度,降低器件开关损耗的版图结构。
为实现上述技术效果,本申请的技术方案如下:
一种沟槽接发射极的功率半导体器件版图结构,其特征在于:包括芯片版图底版,所述芯片版图底版的上表面淀积有栅极跑道,所述芯片版图底版的上表面开设有多个第一圈栅极槽与第二圈栅极槽,且第二圈栅极槽设置在相邻的两个第一圈栅极槽之间;所述第二圈栅极槽位于栅极跑道内圈中,与栅极跑道呈非接触状态,所述第二圈栅极槽的首尾两端与多晶孤岛相连。
所述多晶孤岛上表面设有金属接触孔。
栅极跑道汇总成为栅极。
所述第一圈栅极槽与第二圈栅极槽的宽度相等。
所述多晶孤岛位于栅极跑道内圈中,与栅极跑道呈非接触状态。
所述栅极跑道为多晶硅或金属。
所述多晶孤岛区域的形状为圆形、方形或其他任意形状。
所述金属接触孔的形状为圆形、方形或其他任意形状。
本申请的优点为:
本申请可以非常容易的实现浮空区域内沟槽接入发射极,对工艺的要求非常简单,与现有工艺在沟槽宽度较窄时也完全兼容。同时也一样达到提高器件开关速度,降低器件开关损耗的目的。
附图说明
图1为本实用新型版图结构。
附图中:1-芯片版图底版,2-栅极跑道,3-第一圈栅极槽,4-第二圈栅极槽,5-多晶孤岛,6-金属接触孔。
具体实施方式
实施例1
一种沟槽接发射极的功率半导体器件IGBT版图结构包括芯片版图底版1,所述芯片版图底版1的上表面淀积有栅极跑道2,所述芯片版图底版1的上表面开设有多个第一圈栅极槽3与第二圈栅极槽4,且第二圈栅极槽4设置在相邻的两个第一圈栅极槽3之间;所述第二圈栅极槽4位于栅极跑道2内圈中,与栅极跑道2呈非接触状态,所述第二圈栅极槽4的首尾两端与多晶孤岛5相连。
所述多晶孤岛5上表面设有金属接触孔6。栅极跑道2汇总成为栅极;所述第一圈栅极槽3与第二圈栅极槽4的宽度相等。所述多晶孤岛5位于栅极跑道2内圈中,与栅极跑道2呈非接触状态。所述栅极跑道2为多晶硅或金属。所述多晶孤岛5区域的形状为圆形、方形或其他任意形状。所述金属接触孔6的形状为圆形、方形或其他任意形状。本申请可以非常容易的实现浮空区域内沟槽接入发射极,对工艺的要求非常简单,与现有工艺在沟槽宽度较窄时也完全兼容。同时也一样达到提高器件开关速度,降低器件开关损耗的目的。
实施例2
一种沟槽接发射极的功率半导体器件IGBT版图结构,它它包括芯片版图底版1,栅极跑道2,第一圈栅极槽3,第二圈栅极槽4,多晶孤岛5,金属接触孔6。在芯片版图底版1的上表面淀积有栅极跑道2,栅极跑道2最终将汇总成为栅极;芯片版图底版1的上表面开设有若干圈第一圈栅极槽3与第二圈栅极槽4,且第二圈栅极槽4在两个第一圈栅极槽3之间;第二圈栅极槽4不与栅极跑道2相连,在首尾两端与多晶孤岛5相连,多晶孤岛5上表面设有金属接触孔6。
所述第一圈栅极槽3与第二圈栅极槽4的宽度相等;且所述第一圈栅极槽3与第二圈栅极槽4位于栅极跑道2内部,第二圈栅极槽4位于两个第一圈栅极槽3之间。
所述栅极跑道2的材质为多晶硅或金属。
所述两个第一圈栅极槽3之间形成了浮空区域,第一圈栅极槽3与第二圈栅极槽4之间的间隔区域形成了有效导电区。
所述多晶孤岛区域的形状为圆形,方形或其他任意形状。
所述金属接触孔的形状为圆形,方形或其他任意形状。
本实用新型中,第二圈栅极槽4通过与表面设有金属接触孔6的多晶孤岛5相连,接入了发射极,提高了器件的开关速度,降低了器件的开关损耗。同时由于多晶孤岛5的面积较第二圈栅极槽4的宽度要大得多,对工艺的要求非常简单,在沟槽宽度较窄时比较容易实现。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。