MEMS器件及其制造方法与流程

本发明涉及半导体集成电路，特别是涉及一种mems器件。本发明还涉及一种mems器件的制造方法。

背景技术：

如图1a至图1f所示，是现有mems器件的制造方法各步骤中的器件结构示意图，现有方法包括如下步骤：

如图1a所示，提供硅晶圆101。

如图1b所示，进行硅的刻蚀在硅晶圆101的表面形成限制结构(stopper)102，同时形成键合衬底层102a，二者的位置采用光刻工艺定义。图1b中，限制结构102设置在硅晶圆101的两侧边缘处。

如图1c所示，在限制结构102和键合衬底层102a的侧面形成侧墙102b。

如图1d所示，在键合衬底层102a的表面形成第一键合层103。现有方法中，第一键合层103通常采用锗层，通过先沉积锗层，之后再进行光刻选定形成区域，再进行刻蚀形成仅位于键合衬底层102a表面的结构。

如图1e所示，在硅晶圆101中形成mems器件的主体部分104，所述mems器件的主体部分104包括固定电极和可动电极，固定电极和可动电极之间间隔有沟槽。主体部分104主要是通过进行硅刻蚀形成沟槽形成的，即先采用光刻选定需要形成沟槽的区域，之后再进行刻蚀形成沟槽，沟槽需要刻穿硅晶圆101。

如图1f所示，提供形成有cmos集成电路106的硅晶圆105，cmos集成电路106的顶部形成有层间膜，各层层间膜之间具有金属层，其中顶层金属层(tm)作为第二键合层，顶部金属层的材料通常为铝。

图1f所示为第一键合层103和第二键合层刚对准接触时的情形，后续需要进行锗和铝之间的共晶键合形成共晶键合结构，第一键合层103和第二键合层之间进行共晶键合后，硅晶圆101和第二硅晶圆105会接合在一起，且实现电连接。在共晶键合中，第一键合层103和第二键合层的叠加厚度会逐渐减少，其中，限制结构102就是为了限制第一键合层103和第二键合层键合后的最小厚度，也就如果第一键合层103和第二键合层的叠加厚度过小时，限制结构102的表面就会顶住硅晶圆105的表面，从而防止第一键合层103和第二键合层的叠加厚度继续减少。

图1f中，在硅晶圆105的表面还形成有位于主体部分104底部的底部面板(bottomplate)结构107，还包括用于cmos集成电路106的引出的引出端的衬垫(pad)结构108。

现有方法中，在图1b所示的步骤中，限制结构102的高度通常为2微米～3微米，使得进行硅刻蚀的刻蚀量为2微米～3微米。这么厚的硅刻蚀容易产生晶圆片内(withinwafer，wiw)均匀性较差的缺陷，使得形成的限制结构102和键合衬底层102a的高度的后代均匀性也都较差，最后会打不到mems器件的性能要求。

技术实现要素：

本发明所要解决的技术问题是提供一种mems器件，能提高器件的面内均匀性，从而提高器件的性能。为此，本发明还提供一种mems器件的制造方法。

为解决上述技术问题，本发明提供的mems器件包括：

第一硅晶圆，mems器件的主体部分形成于所述第一硅晶圆上，所述mems器件的主体部分包括固定电极和可动电极，固定电极和可动电极之间间隔有沟槽。

第二硅晶圆，cmos集成电路形成于所述第二硅晶圆上，cmos集成电路的顶部形成有多层层间膜，各层所述层间膜之间具有金属层。

所述第一硅晶圆和所述第二硅晶圆之间通过共晶健合结构实现共晶健合。

所述共晶健合结构的第一键合层包括形成于所述第一硅晶圆上的锗层，第二键合层为形成于所述第二硅晶圆表面的顶层金属层。

在所述第一硅晶圆上还形成有限制结构和键合衬底层，所述限制结构和所述键合衬底层是通过对形成于所述第一硅晶圆表面的第一介质层进行光刻刻蚀同时形成，所述第一介质层的刻蚀的面内均匀性大于硅刻蚀的面内均匀性，从而提高所述限制结构和所述键合衬底层的高度的面内均匀性。

所述键合衬底层设置在所述第一键合层的形成区域，且所述第一键合层形成在所述键合衬底层的顶部表面和侧面并延伸到所述键合衬底层外的所述第一硅晶圆的表面，所述第一键合层通过延伸到所述键合衬底层外的部分和所述第一硅晶圆的硅接触。

所述第一键合层和所述第二键合层在共晶键合过程中厚度会减少，所述限制结构用于限制所述共晶键合结构的最小厚度。

进一步的改进是，在所述键合衬底层的侧面还形成有侧墙，用以提升所述键合衬底层的侧面倾斜度。

进一步的改进是，在所述限制结构的侧面也形成有侧墙。

进一步的改进是，所述第一介质层的材料为氧化层，所述侧墙的材料为氧化层。

进一步的改进是，所述限制结构的高度为2微米～3微米。

进一步的改进是，所述第一键合层还包括ti和tin层，所述锗层位于所述ti和tin层的表面，所述ti和tin层和所述第一硅晶圆的硅接触并在接触处形成钛硅化物。

进一步的改进是，所述顶层金属层的材料为铝。

为解决上述技术问题，本发明提供的mems器件的制造方法包括如下步骤：

步骤一、提供第一硅晶圆，在所述第一硅晶圆的表面形成第一介质层。

步骤二、光刻定义出限制结构和键合衬底层的形成区域，之后进行所述第一介质层的刻蚀形成所述限制结构和键合衬底层，所述第一介质层的刻蚀的面内均匀性大于硅刻蚀的面内均匀性，从而提高所述限制结构和所述键合衬底层的高度的面内均匀性。

步骤三、在所述第一硅晶圆的表面形成第一键合层并对所述第一键合层进行光刻和刻蚀工艺，所述第一键合层包括锗层，刻蚀后的所述第一键合层形成在所述键合衬底层的顶部表面和侧面并延伸到所述键合衬底层外的所述第一硅晶圆的表面，所述第一键合层通过延伸到所述键合衬底层外的部分和所述第一硅晶圆的硅接触。

步骤四、采用光刻定义加刻蚀的方法在所述第一硅晶圆形成mems器件的主体部分包括固定电极和可动电极，固定电极和可动电极之间间隔有对所述第一硅晶圆进行刻蚀形成的沟槽。

步骤五、提供第二硅晶圆，在所述第二硅晶圆上形成有cmos集成电路，所述cmos集成电路的顶部形成有多层层间膜，各层所述层间膜之间具有金属层；所述第二硅晶圆表面的顶层金属层为第二键合层。

步骤六、将所述第一键合层和所述第二键合层接触并进行共晶键合形成共晶健合结构；所述第一键合层和所述第二键合层在共晶键合过程中厚度会减少，所述限制结构用于限制所述共晶键合结构的最小厚度。

进一步的改进是，步骤二在形成所述键合衬底层之后，还包括在所述键合衬底层的侧面形成侧墙的步骤，用以提升所述键合衬底层的侧面倾斜度。

进一步的改进是，在所述键合衬底层的侧面形成侧墙的同时在所述限制结构的侧面也形成侧墙。

进一步的改进是，所述第一介质层的材料为氧化层，所述侧墙的材料为氧化层。

进一步的改进是，所述限制结构的高度为2微米～3微米。

进一步的改进是，步骤三中，所述第一键合层还包括ti和tin层，先形成所述ti和tin层，之后再在所述ti和tin层的表面形成所述锗层。

之后，还包括步骤：进行快速热处理，使所述ti和tin层和所述第一硅晶圆的硅在接触处形成钛硅化物。

进一步的改进是，所述顶层金属层的材料为铝。

进一步的改进是，步骤六的所述共晶键合的工艺条件包括：温度为400℃，压力为20kn～40kn。

本发明在形成mems器件的主体部分上采用不同于硅的第一介质层进行光刻刻蚀形成的限制结构和键合衬底层，相对于硅刻蚀，第一介质层的刻蚀工艺更加容易控制，能使第一介质层的刻蚀的面内均匀性大于硅刻蚀的面内均匀性，从而提高限制结构和键合衬底层的高度的面内均匀性，最后能提高整个器件的面内均匀性并提高器件的性能。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1a-图1f是现有mems器件的制造方法各步骤中的器件结构示意图；

图2是本发明实施例mems器件的结构示意图；

图3a-图3h是本发明实施例mems器件的制造方法各步骤中的器件结构示意图。

具体实施方式

如图2所示，是本发明实施例mems器件的结构示意图，本发明实施例mems器件包括：

第一硅晶圆1，mems器件的主体部分3形成于所述第一硅晶圆1上，所述mems器件的主体部分3包括固定电极和可动电极，固定电极和可动电极之间间隔有沟槽。

第二硅晶圆2，cmos集成电路9形成于所述第二硅晶圆2上，cmos集成电路9的顶部形成有多层层间膜，各层所述层间膜之间具有金属层。

所述第一硅晶圆1和所述第二硅晶圆2之间通过共晶健合结构实现共晶健合。

所述共晶健合结构的第一键合层包括形成于所述第一硅晶圆1上的锗层8，第二键合层为形成于所述第二硅晶圆2表面的顶层金属层。

在所述第一硅晶圆1上还形成有限制结构4和键合衬底层5，所述限制结构4和所述键合衬底层5是通过对形成于所述第一硅晶圆1表面的第一介质层201进行光刻刻蚀同时形成，所述第一介质层201的刻蚀的面内均匀性大于硅刻蚀的面内均匀性，从而提高所述限制结构4和所述键合衬底层5的高度的面内均匀性，第一介质层201请参考图3b所示。

所述键合衬底层5设置在所述第一键合层的形成区域，且所述第一键合层形成在所述键合衬底层5的顶部表面和侧面并延伸到所述键合衬底层5外的所述第一硅晶圆1的表面，所述第一键合层通过延伸到所述键合衬底层5外的部分和所述第一硅晶圆1的硅接触。

所述第一键合层和所述第二键合层在共晶键合过程中厚度会减少，所述限制结构4用于限制所述共晶键合结构的最小厚度。

在所述键合衬底层5的侧面还形成有侧墙6，用以提升所述键合衬底层5的侧面倾斜度。

在所述限制结构4的侧面也形成有侧墙6。

所述第一介质层201的材料为氧化层，所述侧墙6的材料为氧化层。

所述限制结构4的高度为2微米～3微米。

所述第一键合层还包括ti和tin层7，所述锗层8位于所述ti和tin层7的表面，所述ti和tin层7和所述第一硅晶圆1的硅接触并在接触处形成钛硅化物7a。

所述顶层金属层的材料为铝。所述共晶键合结构的共晶键为al-ge共晶键。

图2中，在第二硅晶圆2的表面还形成有位于主体部分3底部的底部面板结构10，还包括用于cmos集成电路9的引出的引出端的衬垫结构11

本发明实施例在形成mems器件的主体部分3上采用不同于硅的第一介质层201进行光刻刻蚀形成的限制结构4和键合衬底层5，相对于硅刻蚀，第一介质层201的刻蚀工艺更加容易控制，能使第一介质层201的刻蚀的面内均匀性大于硅刻蚀的面内均匀性，从而提高限制结构4和键合衬底层5的高度的面内均匀性，最后能提高整个器件的面内均匀性并提高器件的性能。

如图3a至图3h所示，是本发明实施例mems器件的制造方法各步骤中的器件结构示意图，本发明实施例mems器件的制造方法包括如下步骤：

步骤一、如图3a所示，提供第一硅晶圆1。如图3b所示，在所述第一硅晶圆1的表面形成第一介质层201。

步骤二、如图3c所示，光刻定义出限制结构4和键合衬底层5的形成区域，之后进行所述第一介质层201的刻蚀形成所述限制结构4和键合衬底层5，所述第一介质层201的刻蚀的面内均匀性大于硅刻蚀的面内均匀性，从而提高所述限制结构4和所述键合衬底层5的高度的面内均匀性。

本发明实施例方法中，如图3d所示，在形成所述键合衬底层5之后，还包括在所述键合衬底层5的侧面形成侧墙6的步骤，用以提升所述键合衬底层5的侧面倾斜度。

在所述键合衬底层5的侧面形成侧墙6的同时在所述限制结构4的侧面也形成侧墙6。所述侧墙6采用全面沉积之后进行全面的刻蚀自对准形成于所述键合衬底层5和所述限制结构4的侧面。

所述第一介质层201的材料为氧化层，所述侧墙6的材料为氧化层。

所述限制结构4的高度为2微米～3微米。

步骤三、如图3e所示，在所述第一硅晶圆1的表面形成第一键合层并对所述第一键合层进行光刻和刻蚀工艺，所述第一键合层包括锗层8，刻蚀后的所述第一键合层形成在所述键合衬底层5的顶部表面和侧面并延伸到所述键合衬底层5外的所述第一硅晶圆1的表面，所述第一键合层通过延伸到所述键合衬底层5外的部分和所述第一硅晶圆1的硅接触。

本发明实施例方法中，所述第一键合层还包括ti和tin层7，先形成所述ti和tin层7，之后再在所述ti和tin层7的表面形成所述锗层8。

之后，还包括步骤：如图3f所示，进行快速热处理，使所述ti和tin层7和所述第一硅晶圆1的硅在接触处形成钛硅化物7a。

步骤四、如图3g所示，采用光刻定义加刻蚀的方法在所述第一硅晶圆1形成mems器件的主体部分3包括固定电极和可动电极，固定电极和可动电极之间间隔有对所述第一硅晶圆1进行刻蚀形成的沟槽。

步骤五、如图3h所示，提供第二硅晶圆2，在所述第二硅晶圆2上形成有cmos集成电路9，所述cmos集成电路9的顶部形成有多层层间膜，各层所述层间膜之间具有金属层；所述第二硅晶圆2表面的顶层金属层为第二键合层。

在第二硅晶圆2的表面还形成有位于主体部分3底部的底部面板结构10，还包括用于cmos集成电路9的引出的引出端的衬垫结构11

步骤六、如图3h所示，将所述第一键合层和所述第二键合层接触；如图2所示，之后进行共晶键合形成共晶健合结构；所述第一键合层和所述第二键合层在共晶键合过程中厚度会减少，所述限制结构4用于限制所述共晶键合结构的最小厚度。

本发明实施例方法中，所述顶层金属层的材料为铝。所述共晶键合的工艺条件包括：温度为400℃，压力为20kn～40kn。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。