纳米结构的制备方法与流程

本发明涉及光刻技术领域，具体而言，涉及一种纳米结构的制备方法。

背景技术：

市场对集成电路芯片性价比的持续要求，推动了集成电路技术的持续发展，同时使器件尺寸不断缩小。22纳米及以下技术节点对目前使用的光学光刻技术提出了很大的挑战，因为版图中除了有纳米尺度的图形外，还会有较粗的线条和面积较大的图形。

现有技术中纳米级细栅线条的制作方法通常包括以下技术：1、传统的光刻技术以及各种类光刻技术，如深紫外光刻、软x射线光刻、电子束直写等；2、图形转移技术，如等离子体灰化、侧墙转移等。

然而，在上述传统的光刻技术中，电子束直写技术产出率低、成本高、难应用于工业生产，且不易制作20nm以下的线条；深紫外光刻所采用的euv设备昂贵，约1亿美金/台，且供货周期长，通常超过4年。

虽然，图形转移技术对设备要求比较低，可以在常规工艺线上实现纳米尺度栅线条，成本较低，制备也比较方便，然而，现有技术中的侧墙图形转移技术难以实现较大图形曝光。

因此，亟需开发一种能够同时形成纳米线条以及大面积图形的光刻技术。

技术实现要素：

本发明的主要目的在于提供一种纳米结构的制备方法，以提供一种能够同时形成纳米线条以及大面积图形的光刻技术。

为了实现上述目的，根据本发明的一个方面，提供了一种纳米结构的制备方法，包括以下步骤：s1，在衬底上形成牺牲层以及覆盖牺牲层侧面的侧墙；s2，去除牺牲层，并形成位于侧墙一侧或覆盖侧墙的掩膜预备层；s3，采用光刻工艺刻蚀位于侧墙一侧的掩膜预备层，或采用光刻工艺刻蚀覆盖侧墙的掩膜预备层以使至少一侧的侧墙裸露，形成图形化结构层；s4，以裸露的侧墙和图形化结构层为掩膜刻蚀衬底，得到纳米结构。

进一步地，步骤s1包括以下步骤：s11，在衬底上顺序形成牺牲材料层和掩膜材料层；s12，采用光刻工艺刻蚀掩膜材料层和牺牲材料层，以形成牺牲层和掩膜层；s13，在衬底上沉积侧墙材料并对掩膜层和侧墙材料进行刻蚀，以形成覆盖于牺牲层侧面的侧墙。

进一步地，衬底与掩膜材料层之间还形成有刻蚀阻挡层，在步骤s12中，刻蚀掩膜材料层和牺牲材料层，以在衬底上形成台阶结构，台阶结构包括沿远离衬底的方向顺序层叠的牺牲层和掩膜层。

进一步地，形成掩膜材料层的材料与侧墙材料相同。

进一步地，形成掩膜预备层的步骤包括：在衬底上顺序形成层叠的第一氧化硅层、氮化硅层和第二氧化层，第一氧化硅层、氮化硅层和第二氧化层位于侧墙一侧，或第一氧化硅层完全覆盖侧墙设置。

进一步地，在步骤s3中，顺序刻蚀掩膜预备层和刻蚀阻挡层，以形成包括掩膜层和图形化阻挡层的图形化结构层。

进一步地，在步骤s1之前，制备方法还包括在衬底上形成第一对位标记的步骤，在步骤s3中，根据第一对位标记设置第一光刻板以进行光刻工艺。

进一步地，对衬底进行刻蚀以形成第一凹槽，以将第一凹槽作为第一对位标记。

进一步地，在步骤s1之前，制备方法还包括在衬底上形成第二对位标记的步骤，在步骤s12中，根据第二对位标记设置第二光刻板以进行光刻工艺。

进一步地，对衬底进行刻蚀以形成第二凹槽，以将第二凹槽作为第二对位标记。

应用本发明的技术方案，提供了一种纳米结构的制备方法，先进行侧墙转移工艺形成位于衬底上的侧墙，再形成位于衬底上的图形化结构，从而以侧墙和图形化结构为掩膜进行刻蚀形成纳米结构，使纳米结构同时具有与侧墙对应的纳米线条以及与图形化结构相对应的大面积图形。该制备方法通过将侧墙转移技术与传统光刻技术结合，提高了纳米结构的刻蚀效率，解决了纳米图形转移技术直写光刻技术效率较低的问题，同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应，能够有效地形成大面积图形，为探索在8～12英寸大硅片上采用侧墙图形转移技术以及普通光学光刻结合的混合光刻技术研发纳米器件、mems、传感器和电路的工艺可制造性问题创造了有利条件。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了在本申请实施方式所提供的纳米结构的制备方法中，在衬底上顺序形成刻蚀阻挡层、牺牲材料层和掩膜材料层后的基体立体结构示意图；

图2示出了刻蚀图1所示的掩膜材料层和牺牲材料层后的基体立体结构示意图；

图3示出了形成覆盖图2所示的牺牲层侧面的侧墙后的基体立体结构示意图；

图4示出了去除图3所示的牺牲层后的基体立体结构示意图；

图5示出了在图4所示的衬底上顺序形成层叠的第一氧化硅层、氮化硅层和第二氧化层后的基体立体结构示意图；

图6示出了在图5所示的掩膜预备层上形成图形化光刻胶后的基体立体结构示意图；

图7示出了顺序刻蚀图6所示的掩膜预备层和刻蚀阻挡层以形成图形化结构层后的基体立体结构示意图；

图8示出了以图7所示的裸露的侧墙和图形化结构层为掩膜刻蚀衬底以得到纳米结构后的基体立体结构示意图。

其中，上述附图包括以下附图标记：

10、衬底；20、图形化阻挡层；210、刻蚀阻挡层；30、牺牲层；310、牺牲材料层；40、掩膜层；410、掩膜材料层；50、侧墙；60、图形化结构层；601、第一氧化硅层；602、氮化硅层；603、第二氧化层；610、掩膜预备层；70、图形化光刻胶；80、纳米结构。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术中所介绍的，现有技术中亟需开发一种能够同时形成纳米线条以及大面积图形的光刻技术。本发明的发明人针对上述问题进行研究，提出了一种纳米结构的制备方法，如图1至图8所示，包括以下步骤：s1，在衬底10上形成牺牲层30以及覆盖牺牲层30侧面的侧墙50；s2，去除牺牲层30，并形成位于侧墙50一侧或覆盖侧墙50的掩膜预备层610；s3，采用光刻工艺刻蚀位于侧墙50一侧的掩膜预备层610，或采用光刻工艺刻蚀覆盖侧墙50的掩膜预备层610以使至少一侧的侧墙50裸露，形成图形化结构层60；s4，以裸露的侧墙50和图形化结构层60为掩膜刻蚀衬底10，得到纳米结构80。

上述制备方法通过将侧墙转移技术与传统光刻技术结合，提高了纳米结构的刻蚀效率，解决了纳米图形转移技术直写光刻技术效率较低的问题，同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应，能够有效地形成大面积图形，为探索在8～12英寸大硅片上采用侧墙图形转移技术以及普通光学光刻结合的混合光刻技术研发纳米器件、mems、传感器和电路的工艺可制造性问题创造了有利条件。

下面将更详细地描述根据本发明提供的纳米结构的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。

首先，执行步骤s1：在衬底10上形成牺牲层30以及覆盖牺牲层30侧面的侧墙50，如图1至图3所示。本领域技术人员可以通过常规的沉积和刻蚀工艺形成与所需的纳米线条尺寸相对应的侧墙50。

在一种优选的实施方式中，上述步骤s1包括以下步骤：s11，在衬底10上顺序形成牺牲材料层310和掩膜材料层410，如图1所示；s12，采用光刻工艺刻蚀掩膜材料层410和牺牲材料层310，以形成牺牲层30和掩膜层40，如图2所示；s13，在衬底10上沉积侧墙材料并对掩膜层40和侧墙材料进行刻蚀，以形成覆盖于牺牲层30侧面的侧墙50，如图3所示。

在上述优选的实施方式中，本领域技术人员可以根据现有技术对上述牺牲材料层310和掩膜材料层410的材料进行合理选取，如上述牺牲材料层310可以为多晶硅层，上述掩膜材料层410可以为sinx层，优选为si3n4；并且，更为优选地，形成上述掩膜材料层410的材料与侧墙材料相同。此时在同一刻蚀工序中能够对上述掩膜材料层410和侧墙材料进行刻蚀，以在去除掩膜材料层410的同时形成上述侧墙50。

更为优选地，上述衬底10与上述掩膜材料层410之间还形成有刻蚀阻挡层210，如图1所示，此时，在步骤s12中，刻蚀掩膜材料层410和牺牲材料层310，以在衬底10上形成台阶结构，台阶结构包括沿远离衬底10的方向顺序层叠的牺牲层30和掩膜层40，如图2所示。本领域技术人员可以根据现有技术对上述刻蚀阻挡层210的材料进行合理选取，如形成上述刻蚀阻挡层210的材料可以为sio2。

在上述步骤s12中，可以采用现有技术中常规的光刻工艺刻蚀上述掩膜材料层410和上述牺牲材料层310，具体地，上述光刻工艺可以包括以下过程：在掩膜材料层410的表面涂布光刻胶，曝光、显影后得到图形化光刻胶，以该图形化光刻胶为掩膜顺序刻蚀掩膜材料层410和牺牲材料层310，以得到上述牺牲层30和上述掩膜层40。优选地，上述光刻工艺中采用的光刻胶为i-line光刻胶。

在上述步骤s1之前，本发明的上述制备方法还可以包括在衬底10上形成第二对位标记的步骤，此时，在上述步骤s12中，根据第二对位标记设置第二光刻板以进行对上述掩膜材料层410和上述牺牲材料层310的光刻工艺；优选地，对上述衬底10进行刻蚀以形成第二凹槽(图中未示出)，以将第二凹槽作为第二对位标记。

在执行完步骤s1之后，执行步骤s2：去除牺牲层30，并形成位于侧墙50一侧或覆盖侧墙50的掩膜预备层610，其中，形成覆盖侧墙50的掩膜预备层610，如图4和图5所示。可以采用现有技术中常规的刻蚀工艺去除上述牺牲层30，并通过现有技术中常规的沉积工艺形成上述掩膜预备层610，在此不再赘述。

在一种优选的实施方式中，形成上述掩膜预备层610的步骤包括：在衬底10上顺序形成层叠的第一氧化硅层601、氮化硅层602和第二氧化层603，第一氧化硅层601、氮化硅层602和第二氧化层603位于侧墙50一侧，即第一氧化硅层601、氮化硅层602和第二氧化层603组成的多层结构与侧墙50独立地位于衬底10上；或者，在衬底10上顺序形成层叠的第一氧化硅层601、氮化硅层602和第二氧化层603，第一氧化硅层601完全覆盖侧墙50设置，如图5所示。通过使形成的掩膜预备层610为ono三层硅化物结构，能够成功制备30nm以下尺寸的栅电极图形，有效降低栅电极的线条粗糙度。

在执行完步骤s2之后，执行步骤s3：采用光刻工艺刻蚀位于侧墙50一侧的掩膜预备层610，或采用光刻工艺刻蚀覆盖侧墙50的掩膜预备层610以使至少一侧的侧墙50裸露，形成图形化结构层60，其中，刻蚀掩膜预备层610后一侧的侧墙50裸露，如图6和图7所示。

在上述步骤s3中，本领域技术人员可以通过常规的光刻工艺形成与所需的大面积图形尺寸相对应的图形化结构层60。上述光刻工艺可以包括以下过程：在掩膜预备层610的表面涂布光刻胶，曝光、显影后得到图形化光刻胶70，使该图形化光刻胶70与预形成的图形化结构层60具有相同图形结构，以该图形化光刻胶70为掩膜刻蚀掩膜预备层610，以将图形化光刻胶70的图形结构转移到掩膜预备层610，从而得到上述图形化结构层60。优选地，上述光刻工艺中采用的光刻胶为i-line光刻胶。

在上述步骤s1之前，本发明的上述制备方法还可以包括在衬底10上形成第一对位标记的步骤，此时，在上述步骤s3中，根据第一对位标记设置第一光刻板以进行对上述掩膜预备层610的光刻工艺；优选地，对上述衬底10进行刻蚀以形成第一凹槽(图中未示出)，以将第一凹槽作为第一对位标记。

当衬底10与掩膜材料层410之间还形成有刻蚀阻挡层210时，在步骤s3中，顺序刻蚀掩膜预备层610和刻蚀阻挡层210，以形成包括掩膜层40和图形化阻挡层20的上述图形化结构层60。

在执行完步骤s3之后，执行步骤s4：以裸露的侧墙50和图形化结构层60为掩膜刻蚀衬底10，得到纳米结构80，如图8所示。通过以侧墙50和图形化结构层60为掩膜进行刻蚀，使纳米结构能够同时具有与侧墙50对应的纳米线条以及与图形化结构60相对应的大面积图形。本领域技术人员可以根据衬底的种类对上述刻蚀工艺及其工艺条件进行合理设定，在此不再赘述。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：

上述制备方法通过将侧墙转移技术与传统光刻技术结合，提高了纳米结构的刻蚀效率，解决了纳米图形转移技术直写光刻技术效率较低的问题，同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应，能够有效地形成大面积图形，为探索在8～12英寸大硅片上采用侧墙图形转移技术以及普通光学光刻结合的混合光刻技术研发纳米器件、mems、传感器和电路的工艺可制造性问题创造了有利条件。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。