一种高质量栅界面的GaNMISFET器件及其制备方法与流程

本发明涉及半导体技术领域，更具体地，涉及一种高质量栅界面的ganmisfet器件及其制备方法。

背景技术：

gan材料因其具有禁带宽度大、击穿电场强度高、饱和电子漂移速度大、电子迁移率高、工作温度高、抗腐蚀、抗辐射等优越的电学特性和材料特性，在高频、高压、高温的大功率电子器件领域有着极大的优势和广泛的应用。gan基功率开关器件通常利用algan/gan异质结构界面处由于极化效应产生的高浓度、高迁移率的二维电子气工作，使器件具有较低的导通电阻、较高的工作频率，能够充分满足下一代电力电子器件对大功率、小体积、高温工作环境的要求。

由于algan/gan异质结构极化效应产生的2deg，传统gan基hemt为常开型器件。为了保证电路系统的失效安全，学术界与产业界期待性能优异的常关型器件的实现。业界对于常关型器件结构的一种普遍的方法就是采用凹槽结构，利用凹槽切断栅下的2deg，实现常关。在半导体凹槽上生长栅介质层形成mis栅结构，mis栅主要有降低栅极漏电流，增大栅压摆幅等优点。为避免传统的干法刻蚀带来的等离子体损伤，一般采用选择区域外延生长制备凹槽型mis栅结构，实现器件常关（y.zheng,f.yangetal.,ieeeelectrondevicelett.,vol.37,no.9,pp.1193–1196,sep.2016）。

然而gan基器件的mis栅通常具有高密度的界面态、介质层缺陷等，造成器件工作的稳定性问题。目前制备方法得到ganmis界面质量普遍不佳，在实际工艺中，存在以下问题或不足：1.相比于si基器件中可采用热氧化方法制备高质量si/sio2mos界面结构，gan没有很好的本征氧化物以形成优良的mos界面，当gan暴露在大气环境中，表面会吸附氧原子形成自然氧化物（ga-o），增加介质与(al)gan的界面态密度，劣化mis界面的质量，影响器件的可靠性（s.yang,z.tangetal.,ieeeelectrondevicelett.,vol.34,no.12,pp.1497-1499,dec.2013）；2.目前常用的制备栅介质的方案，如ald、pecvd、lpcvd等方法，由于生长的温度相对较低（一般低于800℃），其生长的栅介质层质量较差（anushreetomeretal.,ieee20163rdinternationalconferenceonemergingelectronics(icee),27-30dec.2016），而相应的后退火条件十分苛刻，也会增加额外的成本。这些问题导致mis界面系统中存在较高的界面态密度和栅介质层缺陷，从而劣化器件特性，影响器件工作的稳定性。

技术实现要素：

本发明为克服上述现有技术所述的至少一种缺陷，提供一种能够实现高阈值电压稳定性、低栅极漏电、低导通电阻、高输出电流密度常关型ganmisfet器件及其制备方法。

为解决上述技术问题，本发明采用的技术方案是：一种高质量栅界面的ganmisfet器件，由下往上依次包括衬底，应力缓冲层，gan外延层，掩膜层，二次外延层，二次外延形成凹槽，并在保留的掩膜层上生长第二栅介质层，两端形成源极和漏极，凹槽沟道处的介质层上覆盖栅极。

本发明在一次外延高质量的gan基板上，再选择区域外延形成凹槽栅极结构的misfet器件，保留了经过二次外延中高温退火的高质量的掩膜层作为栅介质层。该发明可实现较高质量的栅介质层、较少界面态密度和栅介质层缺陷的mis界面。具体表现在选择区域外延技术制备槽栅mis结构中，保留一层sio2掩膜层作为栅介质。该sio2掩膜层由于经过mocvd中含n的环境下的高温处理（≥800℃），具有高质量、低缺陷、良好的介质层/gan界面质量，十分适合保留并作为栅介质层。相比于去除掩膜后生长介质层的工艺，本发明的结构保留了掩膜层，也避免了栅区gan再次暴露于大气环境中，减少了gan表面的氧化以及受其它污染的不良影响。此外，省略掩膜层的去除步骤可以简化选择区域外延制备槽栅mis结构的工艺，节约成本。

进一步的，所述的凹槽呈u型或梯型结构。

进一步的，所述的衬底为si衬底、蓝宝石衬底、碳化硅衬底、gan自支撑衬底中的任一种。

进一步的，所述的应力缓冲层为aln、algan、gan的任一种或组合，应力缓冲层厚度为100nm~20μm。

进一步的，所述的掩膜层为高质量的sio2、al2o3、alon、si3n4、sioxny、ga2o3中的一种或任意几种的，厚度为1-50nm。

进一步的，所述的一次生长gan外延层为非故意掺杂的gan外延层或掺杂的高阻gan外延层，所述掺杂高阻层的掺杂元素为碳或铁；gan外延层厚度为100nm~20μm。

进一步的，所述的掩膜层在二次生长后保留，作为第一栅介质层。

进一步的，所述的二次外延层为algan/gan异质结构，algan势垒层厚度为5-50nm，且其中al组分浓度可变化，gan势垒层厚度为0-500nm。

进一步的，所述的二次外延层中的algan势垒层还可以为alinn、ingan、alingan、aln中的一种或任意几种的组合。

进一步的，所述的二次外延层中，algan势垒层与gan层之间还可以插入一aln薄层，厚度为0.3-5nm。

进一步的，所述第二栅介质层为al2o3、alon、mgo、si3n4、sio2、sioxny、hfo2绝缘介质层，厚度为1-100nm。

进一步的，所述的源极和漏极材料为ti/al/ni/au合金、ti/al/ti/au合金、ti/al/mo/au合金或ti/al/ti/tin合金；栅极材料为ni/au合金、pt/al合金、pd/au合金或tin/ti/al/ti/tin合金。

本发明还提供一种高质量栅界面的ganmisfet器件的制备方法，包括以下步骤：

s1.在si衬底上生长应力缓冲层；

s2.在应力缓冲层上生长gan外延层；

s3.在gan外延层上沉积一层sio2，作为掩膜层；

s4.通过光刻的方法，保留栅极区域之上的掩膜层作为第一栅介质层；

s5.选择区域生长二次外延层，形成凹槽型栅极区域；

s6.干法刻蚀完成器件隔离；

s7.沉积第二栅介质层，同时刻蚀出源极和漏极欧姆接触区域；

s8.在源极和漏极区域蒸镀上源极和漏极欧姆接触金属；

s9.在凹槽处介质层上栅极区域蒸镀栅极金属。

进一步的，所述步骤s1中的应力缓冲层和步骤s2中的gan外延层及步骤s5中的二次外延层的生长方法为金属有机化学气相沉积法、分子束外延法的高质量成膜方法；所述步骤s3中sio2掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法；所述步骤s7的生长方法为金属有机化学气相沉积法、分子束外延法、原子层沉积法、磁控溅射法的成膜方法。

与现有技术相比，有益效果是：本发明提出了一种高质量栅界面的ganmisfet器件结构及其制备方法，提高了器件的性能，尤其是对沟道电阻的降低、栅极漏电的减少以及阈值电压稳定性的提高是十分显著的。本发明器件工艺更简单、重复性和可靠性较高，特点是保留了sio2掩膜作为栅介质层。sio2掩膜在二次外延的过程中经过高温退火，具有较高的介质层质量和界面质量，同时也避免了去除掩膜的过程中栅下gan的氧化和污染，使得mis界面态密度和介质层缺陷得到有效降低，提高栅极区域的导通特性和耐压特性。本发明提供一种能够实现高阈值电压稳定性、低导通电阻、高输出电流密度的ganmisfet器件及其制作方法。

附图说明

图1-9为本发明实施例1的器件制作方法工艺示意图。

图10为本发明实施例2的器件结构示意图。

图11为本发明实施例3的器件结构示意图。

图12为本发明实施例4的器件结构示意图。

图13为本发明实施例5的器件结构示意图。

图14为本发明实施例6的器件结构示意图。

图中，1-衬底；2-应力缓冲层；3-gan外延层；4-掩膜层；5-二次外延层；6-二栅介质层；7-源极；8-漏极；9-栅极；11-algan结构层；12-aln空间隔离层；13-aln薄层；14-algan薄势垒层；15-二次外延的algan层。

具体实施方式

附图仅用于示例性说明，不能理解为对本发明的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本发明的限制。

如图9所示为本实施例的器件结构示意图，其结构由下往上依次包括衬底1，应力缓冲层2，gan外延层3，sio2掩膜层4，二次外延层，二次外延后保留sio2掩膜层4的凹槽上覆盖第二栅介质层6，两端形成源极7和漏极8，凹槽沟道处的介质层上覆盖有栅极9。

上述高质量栅界面的ganmisfet器件的制作方法如图1-图9所示，包括以下步骤：

s1.利用金属有机化学气相沉积方法，在si衬底1上生长一层应力缓冲层2，如图1所示；

s2.利用金属有机化学气相沉积方法，在应力缓冲层2上生长gan外延层3，如图2所示；

s3.通过原子层沉积方法沉积一层sio2，作为掩膜层4，如图3所示；

s4.通过光刻方法选择区域刻蚀，保留栅极9区域之上的掩膜层4作为第一栅介质层，如图4所示；

s5.利用金属有机化学气相沉积方法，在有掩膜层4的衬底1上选择区域生长二次外延gan/algan层，形成凹槽栅极9，如图5所示；

s6.利用icp完成器件隔离，如图6所示；

s7.利用原子层沉积方法，在保留掩膜层4的栅极9凹槽上生长一层绝缘的第二栅介质层6，同时刻蚀出源极7和漏极8欧姆接触区域，如图7所示；

s8.在源极7和漏极8区域蒸镀上ti/al/ni/au合金作为源极7和漏极8的欧姆接触金属，如图8所示；

s9.在凹槽栅极9区域的绝缘层上蒸镀ni/au合金作为栅极9金属，如图9所示。

至此，即完成了整个器件的制备过程。图9即为实施例1的器件结构示意图。

实施例2

如图10所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1中在保留掩膜层4的栅极9凹槽上覆盖了一层绝缘的第二栅介质层6，而实施例2中在掩膜层4上无第二栅介质层6，直接蒸镀金属作为栅极9金属。

实施例3

如图11所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1中gan/algan异质结构为二次外延形成并同时自然形成栅极9凹槽区，而实施例3中二次外延的结构仅为algan，同时形成栅极9凹槽区，标号11为algan结构层11。

实施例4

如图12所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1中为二次外延gan/algan异质结构并形成栅极9凹槽区，而实施例4中二次外延结构的algan势垒层与gan层之间还插入了厚度为0.3-5nm的aln空间隔离层12，同时形成栅极9凹槽区。

实施例5

如图13所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1中一次外延生长的外延层包括衬底1、应力缓冲层2和gan外延层3，而实施例5中一次外延生长gan外延层3上生长一层aln薄层13，其上再选择区域生长二次外延层，形成凹槽并后续相同流程。

实施例6

如图14所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例6中一次外延生长gan外延层3上生长一层1-10nm的algan薄势垒层14，之后二次外延的algan层15形成栅极9凹槽区，二次外延的algan层15的厚度为5-50nm。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。