碳化硅半导体装置的制作方法

本公开涉及碳化硅半导体装置。

背景技术：

功率半导体器件是高耐压而用于流过大电流的用途的半导体元件，期望低损耗。以往，使用了硅(si)基板的功率半导体器件是主流，但近年来使用了碳化硅(sic)基板的功率半导体器件受到关注而被进行开发。

碳化硅(sic)具有如下特征：与硅(si)相比材料自身的绝缘破坏电场高出一个量级，因此即便减薄pn结部或肖特基结部中的耗尽层也能够维持耐压。因此，当使用碳化硅时，能够减小器件的厚度，此外能够提高掺杂浓度，因而碳化硅作为用于形成导通电阻低、高耐压且低损耗的功率半导体器件的材料而被期待。

近年来，正在开发混合动力车、电动机动车、燃料电池机动车等以马达作为驱动源的车辆。上述的特征有利于对这些车辆的马达进行驱动的逆变器电路的开关元件，因此正在开发车载用的碳化硅功率半导体器件。

作为使用了sic的代表性的半导体元件，可列举出金属-绝缘体-半导体场效应晶体管(metal-insulator-semiconductorfield-effecttransistor：misfet)。金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor：mosfet)是一种misfet。使用了sic的misfet通常具有活性区域，该活性区域中二维排列了具有晶体管构造的多个单位单元。这些单位单元并联连接。

已知在使用碳化硅功率半导体器件作为开关元件的情况下，可能产生由pn结电容引起的位移电流，可能产生场效应型晶体管的栅极绝缘膜破坏等问题。专利文献1、2公开了抑制这样的绝缘破坏的发生的构造。

在先技术文献

专利文献

专利文献1：国际公开第2012/001837号公报

专利文献2：日本特开2015-76414号公报

技术实现要素：

发明要解决的课题

在上述现有技术的碳化硅半导体装置中，有时抑制绝缘破坏的发生是不充分的。本公开的一方案提供一种抑制栅极绝缘膜的绝缘破坏且可靠性高的碳化硅半导体装置。

用于解决课题的手段

本公开的碳化硅半导体装置具备碳化硅半导体基板、第一体区域、源极区域、第二体区域、栅极绝缘膜、栅极电极、层间绝缘膜、源极接触部、源极焊盘、栅极接触部、栅极焊盘和栅极全局布线。碳化硅半导体基板是第一导电型，并且包括第一导电型的漂移层。第一体区域有多个，是第二导电型，并且在漂移层的表面离散地形成。源极区域有多个，是第一导电型，并且分别位于多个第一体区域内。第二体区域形成在漂移层的表面，是第二导电型，包括第一部分以及第二部分。第一部分有多个，从表面观察与多个第一体区域相邻，包括带状部分。第二部分与多个第一部分连接。栅极绝缘膜位于多个第一体区域、源极区域和第二体区域之上。栅极电极在多个第一体区域、多个源极区域的一部分和第二体区域的第一部分，形成在栅极绝缘膜上。层间绝缘膜位于栅极电极、从栅极电极露出的栅极绝缘膜、以及第二体区域的第二部分上。源极接触部有多个，设置在栅极绝缘膜以及层间绝缘膜上，位于各自的源极区域。源极焊盘经由多个源极接触部与源极区域电连接，位于层间绝缘膜的一部分上。栅极接触部在第二体区域的多个第一部分，设置在层间绝缘膜，使栅极电极的一部分露出。栅极焊盘在第二体区域的第二部分，位于层间绝缘膜上。栅极全局布线在第二体区域的多个第一部分，经由栅极接触部与栅极电极电连接，并与栅极焊盘连接。在此，从漂移层的表面观察，栅极电极不与栅极焊盘重叠。

发明效果

根据本公开的一方案，能够抑制高速开关动作时的栅极绝缘膜的绝缘破坏，从而能够实现安全性高的碳化硅半导体装置。

附图说明

图1a是示出实施方式的碳化硅半导体装置的俯视图。

图1b是示出碳化硅半导体装置的碳化硅半导体基板表面的各区域的俯视图。

图2a是图1a的区域2a的放大俯视图，是示出去除了源极焊盘的构造的图。

图2b是图1a的2b-2b线处的碳化硅半导体装置的剖视图。

图2c是图1a的2c-2c线处的碳化硅半导体装置的剖视图。

图3a是基于现有的设计思想的碳化硅半导体装置的与图2a对应的放大俯视图。

图3b是基于现有的设计思想的碳化硅半导体装置的与图2b对应的剖视图。

图3c是基于现有的设计思想的碳化硅半导体装置的与图2c对应的剖视图。

符号说明

100a、100b：活性区域，100u：单位单元，101：碳化硅半导体基板，101a：第一主面，101b：第二主面，102：漂移层，103：第一体区域，104：源极区域，105：第一接触区域，106：碳化硅半导体层，107：栅极绝缘膜，108：栅极电极，109：源极电极，110：漏极电极，111：层间绝缘膜，112b：第一体接触部，112bb：第二体接触部，112be：第二体接触部的延伸部分，112g：栅极接触部，112s：源极接触部，115：第二体区域，115a：第二部分，115b～115d：第一部分，116a：第二接触区域，116b：第三接触区域，119a：第一基极电极，119b：第二基极电极，150：栅极上部电极，151：栅极焊盘，152、152a、152b、152c、153b：栅极全局布线，160：源极上部电极，161a、161b：源极焊盘，162a～162d：外周源极布线，170：漏极焊盘，201：碳化硅半导体装置。

具体实施方式

本公开的碳化硅半导体装置的概要如下。

本公开的碳化硅半导体装置具备碳化硅半导体基板、第一体区域、源极区域、第二体区域、栅极绝缘膜、栅极电极、层间绝缘膜、源极接触部、源极焊盘、栅极接触部、栅极焊盘和栅极全局布线。碳化硅半导体基板是第一导电型，并且包括第一导电型的漂移层。第一体区域有多个，是第二导电型，并且在漂移层的表面离散地形成。源极区域有多个，是第一导电型，并且分别位于多个第一体区域内。第二体区域形成在漂移层的表面，是第二导电型，包括第一部分以及第二部分。第一部分有多个，从表面观察与多个第一体区域相邻，包括带状部分。第二部分与多个第一部分连接。栅极绝缘膜位于多个第一体区域、源极区域和第二体区域之上。栅极电极在多个第一体区域、多个源极区域的一部分以及第二体区域的第一部分，形成在栅极绝缘膜上。层间绝缘膜位于栅极电极、从栅极电极露出的栅极绝缘膜、以及第二体区域的第二部分上。源极接触部有多个，设置在栅极绝缘膜以及层间绝缘膜，位于各自的源极区域。源极焊盘经由多个源极接触部与源极区域电连接，位于层间绝缘膜的一部分上。栅极接触部在第二体区域的多个第一部分，设置在层间绝缘膜，使栅极电极的一部分露出。栅极焊盘在第二体区域的第二部分位于层间绝缘膜上。栅极全局布线在第二体区域的多个第一部分，经由栅极接触部与栅极电极电连接，并与栅极焊盘连接。在此，从漂移层的表面观察，栅极电极不与栅极焊盘重叠。

碳化硅半导体装置也可以还具备第一体接触部，设置在层间绝缘膜以及栅极绝缘膜，从漂移层的表面观察，沿着栅极焊盘的外缘的一部分延伸，并位于第二体区域的第二部分。源极焊盘也可以经由第一体接触部而与第二体区域的第二部分电连接。

第一体接触部还可以包括沿着栅极全局布线延伸并使第二体区域的第一部分露出的部分。

从漂移层的表面观察，第一体接触部也可以位于栅极电极与栅极焊盘之间。

碳化硅半导体装置还可以具备第二体接触部，设置在栅极绝缘膜以及层间绝缘膜，位于多个源极接触部和栅极接触部之间且位于第二体区域的第一部分。源极焊盘也可以经由第二体接触部与第二体区域的第一部分电连接。

碳化硅半导体装置还可以具备第一接触区域、源极电极、第二接触区域、第三接触区域、第一基极电极和第二基极电极。第一接触区域是第二导电型，形成在多个第一体区域的源极区域内，到达第一体区域。源极电极与第一接触区域以及源极区域电连接。第二接触区域是第二导电型，形成在第二体区域内。第三接触区域是第二导电型，形成在第二体区域内。第一基极电极与第二接触区域电连接。第二基极电极与第一基极电极和第三接触区域电连接。在此，源极接触部使源极电极露出，第一体接触部使第一基极电极露出。第二体接触部使第二基极电极露出。

第二接触区域也可以位于三边被第一基极电极包围的第二体区域内的至少一部分。第三接触区域也可以位于被离散的第二基极电极夹着的第二体区域内的至少一部分。

以下，参照附图，对本公开的碳化硅半导体装置的实施方式进行说明。

图1a是本实施方式的碳化硅半导体装置201的俯视图。在本实施方式中，碳化硅半导体装置201是金属-绝缘体-半导体场效应晶体管(misfet)。碳化硅半导体装置201具备碳化硅半导体基板101、设置在碳化硅半导体基板101的第一主面101a的栅极上部电极150和源极上部电极160。

碳化硅半导体基板101在第一主面101a中包括一个或多个活性区域。在本实施方式中，碳化硅半导体基板101包括活性区域100a、100b。碳化硅半导体装置201具备多个纵型晶体管并联连接的构造。活性区域100a、100b是配置有构成各晶体管的多个单位单元的区域。在本实施方式中，活性区域100a、100b分别具有将矩形形状的顶点之一切去的形状，以使切口部分相邻的方式配置在第一主面101a。

栅极上部电极150包括栅极焊盘151和多个栅极全局布线152。在本实施方式中，栅极上部电极150包括栅极全局布线152a、152b、152c。栅极焊盘151是用于连接从外部施加栅极电压用的接合线等布线的区域，具有与规格等相应的大小。栅极全局布线152a、152b、152c分别与栅极焊盘151连接。在本实施方式中，栅极全局布线152a、152b具有l字形状，栅极全局布线152c具有t字形状。在第一主面101a中，栅极焊盘151配置于活性区域100a、100b的切口部分。栅极全局布线152a、152b分别与栅极焊盘连接，与活性区域100a、100b的两个边邻近地配置。栅极全局布线152c配置为t字形状的中央的条状体夹在活性区域100a、100b之间。

源极上部电极160包括源极焊盘和外周源极布线。在本实施方式中，包括源极焊盘161a、161b以及外周源极布线162a～162d。源极焊盘161a、161b分别配置在活性区域100a、100b上，外周源极布线162a～162d配置为在栅极上部电极150的外侧包围栅极上部电极150。

如后所述，漏极焊盘170设置在碳化硅半导体基板101的第二主面101b。通过对栅极焊盘151施加超过阈值的栅极电压，能够使碳化硅半导体装置201成为导通状态，在源极焊盘161a、161b与漏极焊盘170之间流过电流。

图2a是图1a所示的区域2a中的碳化硅半导体装置201的放大俯视图，示出除去了源极上部电极160的构造。图2b以及图2c分别示出图1a中的2b-2b线截面以及2c-2c线截面。图1b是示出作为碳化硅半导体基板101的漂移层的表面的第一主面101a的俯视图。如上所述，多个第一体区域103离散地位于活性区域100a、100b内。在各个第一体区域103内设置有源极区域104。

碳化硅半导体装置201在活性区域100a、100b中包括多个单位单元100u。首先，对各个单位单元100u的结构进行说明。

多个单位单元100u分别作为mosfet发挥功能，相互并联连接。即，在单位单元100u中构成了晶体管，碳化硅半导体装置201包括多个晶体管。从与碳化硅半导体基板101的第一主面101a垂直的方向观察，多个单位单元100u二维地排列在活性区域100a、100b。

碳化硅半导体基板101由第一导电型的单晶碳化硅半导体构成，并且具有彼此位于相反侧的第一主面101a以及第二主面101b。碳化硅半导体基板101在第一主面101a侧包括第一导电型的漂移层102。例如，通过在碳化硅晶片外延生长漂移层102来形成碳化硅半导体基板101。在本实施方式中，第一导电型为n型，第二导电型为p型。但是，第一导电型可以是p型，而第二导电型可以是n型。

各个单位单元100u具备：包括漂移层102的碳化硅半导体基板101；选择性地形成在漂移层102的表面的第二导电型的第一体区域103；选择性地形成在第一体区域103内的表面的源极区域104；位于第一体区域以及源极区域104上的栅极绝缘膜107；位于栅极绝缘膜107上的栅极电极108；和漏极电极110。在漂移层102和栅极绝缘膜107之间，可以设置碳化硅半导体层106作为沟道层。

在漂移层102中，源极区域104以高浓度包括第一导电型的杂质(n+型)。为了与第一体区域103电连接，设置有以高于第一体区域103的浓度包括第二导电型的杂质的第二导电型的第一接触区域105。此外，在漂移层102的表面设置有通过欧姆接合与源极区域104以及第一接触区域105电连接的源极电极109。因此，第一体区域103经由第一接触区域105与源极电极109电连接。

第一体区域103、源极区域104以及第一接触区域105例如由对漂移层102注入杂质的工序和使注入到漂移层102的杂质活性化的高温热处理(活性化退火)工序形成。源极电极109例如通过在漂移层102中的源极区域104以及第一接触区域105之上形成例如导电材料(ni)层后，在高温下进行热处理而形成。

源极区域104和漂移层102经由作为沟道层的碳化硅半导体层106连接。碳化硅半导体层106例如是通过外延生长而形成在漂移层102上的4h-sic层，包括第一导电型的杂质。碳化硅半导体层106的厚度可以是例如75nm以下，并且杂质浓度可以是1×10¹⁸cm^-3以上。

源极区域104以及第一接触区域105分别与源极电极109形成欧姆接触。在碳化硅半导体装置201不具备碳化硅半导体层106的情况下，通过施加栅极电压，能够在第一体区域103的表面附近形成成为沟道的反转层而使晶体管工作。

栅极绝缘膜107例如是通过对碳化硅半导体层106的表面进行热氧化而形成的热氧化膜(sio2膜)。栅极电极108例如使用导电性的多晶硅形成。邻近的单位单元100u的栅极电极108相互连接。

层间绝缘膜111位于在活性区域100a中从栅极电极108以及栅极电极露出的栅极绝缘膜107上。在栅极绝缘膜107以及层间绝缘膜111，设置有使各个源极区域104的一部分露出的多个源极接触部112s。更具体而言，源极接触部112s使位于各个源极区域104以及第一接触区域105之上的源极电极109露出。在本公开中，源极接触部112s表示设置在栅极绝缘膜107以及层间绝缘膜111的接触孔或开口。以下，栅极接触部指的是设置在层间绝缘膜111的接触孔或开口，第一阱接触部以及第二阱接触部指的是设置在栅极绝缘膜107和层间绝缘膜111的接触孔或开口。

在活性区域100a、100b中，所述源极焊盘161a、161b位于层间绝缘膜111上。源极焊盘161a、161b经由设置在层间绝缘膜111的多个源极接触部112s与多个源极区域104以及第一接触区域105电连接。更具体而言，与源极区域104欧姆接触的源极电极109与源极焊盘161a、161b经由源极接触部112s电连接。

与第二主面101b欧姆接触的漏极电极110位于碳化硅半导体基板101的第二主面101b，并设置有覆盖漏极电极110的漏极焊盘170。

接下来，对碳化硅半导体装置201的栅极上部电极150所处的部分的构造进行说明。碳化硅半导体装置201具备第二体区域115，该第二体区域115以包围第一主面101a中的活性区域100a、100b即多个第一体区域103的方式，与第一主面101a中的活性区域100a、100b即多个第一体区域103相邻配置。第二体区域115包括多个第一部分115b、115c、115d和与第一部分115b、115c、115d连接的第二部分115a，所述多个第一部分包括带状部分。如上所述，在各个单位单元100u中，由于源极焊盘161a、161b隔着层间绝缘膜111覆盖栅极电极108，因此，在单位单元100u所在的活性区域100a、100b中，无法设置栅极上部电极150。因此，以在俯视观察时与和活性区域100a、100b相邻的第二体区域115重叠的方式，设置栅极上部电极150。

如图2b所示，栅极绝缘膜107位于第二体区域115的第二部分115a上，而且层间绝缘膜111位于栅极绝缘膜107上。在碳化硅半导体装置201具备碳化硅半导体层106的情况下，碳化硅半导体层106位于第二体区域115的第二部分115a和栅极绝缘膜107之间。栅极电极108不位于第二体区域115的第二部分115a上。

栅极焊盘151位于层间绝缘膜111上。如图2a所示，在从与第一主面101a垂直的方向俯视观察时，栅极电极108不与栅极焊盘151重叠。在层间绝缘膜111以及栅极绝缘膜107设置有第一体接触部112b。如图2a所示，在俯视观察时，第一体接触部112b位于栅极焊盘151与栅极电极108之间。第一体接触部112b具有沿着栅极焊盘151的外缘的一部分延伸的带状。优选地，第一体接触部112b包括沿着栅极全局布线152a、152b、152c延伸的部分112be。

在活性区域100a、100b中设置在层间绝缘膜111上的源极焊盘161a、161b延伸到第二体区域115的第二部分115a的周缘上，经由第一体接触部112b与第二体区域115的第二部分115a电连接。更具体地，碳化硅半导体装置201具备形成在第二体区域115的第二部分115a内的第二导电型的第二接触区域116a和第一基极电极119a，第一基极电极119a与第二接触区域116a欧姆连接。第二接触区域116a至少位于第一体接触部112b的下方即可，但更优选位于第二体区域115的第二部分115a中的三边被第一基极电极119a包围的区域整体。由此，能够降低第二体区域115的第二部分115a的电阻。第一体接触部112b使第一基极电极119a露出，源极焊盘161a、161b经由第一体接触部112b与第一基极电极119a接触，由此，源极焊盘161a、161b与第二体区域115电连接。

如图2c所示，栅极绝缘膜107位于第二体区域115的第一部分115c上，栅极电极108位于栅极绝缘膜上。而且，层间绝缘膜111位于栅极电极108上。在碳化硅半导体装置201具备碳化硅半导体层106的情况下，碳化硅半导体层106位于第二体区域115的第一部分115c与栅极绝缘膜107之间。

栅极全局布线152c位于层间绝缘膜111上。在层间绝缘膜111设置有栅极接触部112g。如图2a所示，栅极接触部112g的一个沿着栅极全局布线152c延伸。在本实施方式中，栅极全局布线152c经由栅极接触部112g与栅极电极108电连接。

此外，在活性区域100a、100b中设置在层间绝缘膜111上的源极焊盘161a、161b延伸到第二体区域115的第一部分115c的周缘上，经由第二体接触部112bb与第二体区域115的第一部分115c电连接。更具体地，碳化硅半导体装置201具备形成在第二体区域115的第一部分115c内的第二导电型的第三接触区域116b和第二基极电极119b，第二基极电极119b与第三接触区域116b欧姆连接。第三接触区域116b至少位于第二体接触部112bb的下方即可，但更优选位于第二体区域115的第一部分115c中的被离散的第二基极电极119b夹着的区域整体。由此，能够降低第二体区域115的第一部分115c的电阻。第二体接触部112bb使第二基极电极119b露出，源极焊盘161a、161b经由第二体接触部112bb与第二基极电极119b接触，由此源极焊盘161a、161b与第二体区域115的第一部分115c电连接。

在从与第一主面101a垂直的方向俯视观察时，第二体接触部112bb位于多个源极接触部112s与栅极接触部112g之间，并且位于所述第二体区域115的第一部分115c。

碳化硅半导体装置201在第二体区域115的第一部分115b和115d上也具有与第一部分115c相同的构造。

碳化硅半导体装置201能够使用结合各结构要素的说明所说明的半导体装置的制造中的要素技术，按照与一般的半导体装置的制造相同的过程来制造。单位单元100u以外的构造例如能够通过与制作单位单元100u所包括的结构要素的工序相同的工序来制作。具体而言，第二体区域115能够由与第一体区域103相同的工序制作。此外，第二接触区域116a以及第三接触区域116b能够由与第一接触区域105相同的工序制作。第一基极电极119a以及第二基极电极119b能够与源极电极109同时制作。

接下来，对碳化硅半导体装置201的动作进行说明。当高速地对碳化硅半导体装置201进行开关控制时，产生由pn结电容引起的位移电流。由于pn结形成在漂移层102与第一体区域103以及第二体区域115的界面，因此，位移电流在第一体区域103以及第二体区域115中流动。根据位移电流流动的区域的杂质浓度和深度以及位移电流的大小，在第一体区域103以及第二体区域115产生电位。更具体而言，在各体区域内产生的电位由v＝c×(dv/dt)×r决定。

在位移电流在第一体区域103流动的情况下，c由漂移层102和第一体区域103所形成的pn结的电容来规定，r由第一体区域103的电阻和源极电极109中与第一接触区域105相接的部分的接触电阻之和来规定。另一方面，在位移电流在第二体区域115流动的情况下，c由漂移层102和第二体区域115所形成的pn结的电容来规定，r由第二体区域115的电阻和第一基极电极119a的接触电阻之和来规定。(dv/dt)是开关速度、即漏极-源极间电压的每单位时间的变化量。第一体区域103按每个单位单元100u而独立，各个第一体区域103小，pn结电容c也变小，因此，由位移电流产生的电位相对小。此外，第一体区域103经由第一接触区域105与源极焊盘161a电连接。因此，产生的位移电流能够流向源极焊盘161a。这样，基于高速开关的位移电流的影响在第一体区域103小。

另一方面，由于第二体区域115中的第二部分115a是用于形成栅极焊盘151的区域，因此面积大，pn结电容c变大，因此产生的位移电流也大。因此，在第二体区域115产生的电位相对大。

但是，根据碳化硅半导体装置201，在第二体区域115中的第二部分115a，未在俯视观察时与栅极焊盘151重叠地设置栅极电极108以及一定形成在栅极电极108正下方的栅极绝缘膜107。因此，即使在第二体区域115的第二部分115a产生了相对大的电位，栅极绝缘膜107也不会被置于第二体区域115的第二部分115a与栅极电极108之间产生的相对大的电位差之下，能够从根本上抑制栅极绝缘膜107的绝缘破坏。由此，能够抑制栅极焊盘附近的栅极绝缘膜的破坏引起的设备故障，确保高速开关动作时的安全性。

此外，在从与第一主面101a垂直的方向俯视观察时，沿着栅极焊盘151的外缘的一部分，在栅极电极108与栅极焊盘151之间，在层间绝缘膜111以及栅极绝缘膜107设置有第一体接触部112b。因此，能够使第二体区域115中在第二部分115a产生的位移电流经由第一体接触部112b流向源极焊盘161a、161b。这样，通过以连续的线状形成第一体接触部112b，从而能够降低位移电流流过的路径的第一基极电极119a的接触电阻，因此，能够减小施加于被栅极焊盘151与第二体区域115的第二部分115a夹着的层间绝缘膜111的电位差，能够进一步提高高速开关动作时的安全性。

由于该第一体接触部112b沿着栅极全局布线152延伸，因此能够进一步降低栅极焊盘151与栅极全局布线152的连接部附近的第一基极电极119a的接触电阻，因此能够进一步减小施加于被栅极焊盘151与第二体区域115的第二部分115a夹着的层间绝缘膜111的电位差。此外，伴随着第一体接触部112b的延伸，还具有使栅极电极108及栅极电极108正下方的栅极绝缘膜107远离位移电流流过的路径的效果，因此，能够抑制位于栅极焊盘151附近的栅极全局布线152下方的栅极绝缘膜107被破坏。

而且，在从与第一主面101a垂直的方向俯视观察时，在源极接触部112s与栅极接触部112g之间且在第二体区域115的第一部分115b、115c、115d中设置有第二体接触部112bb，从而能够使在栅极全局布线152的下方产生的位移电流经由第二体接触部112bb流向源极焊盘161a、161b。通过沿着栅极全局布线152设置有第二体接触部112bb，从而能够将在第二体区域115的第一部分115b、115c、115d产生电位的电位上升限制在最小限度，能够抑制栅极全局布线152下方的栅极绝缘膜107的绝缘破坏。

这样，本公开的碳化硅半导体装置基于新的设备设计思想而实现，即，为了抑制由在栅极焊盘的下方产生的位移电流而可能产生的栅极绝缘膜的破坏，使栅极焊盘和栅极电极在俯视观察时不重叠配置。由此，将容易发生以高速来开关控制碳化硅半导体装置时产生的位移电流引起的栅极绝缘膜的破坏的部分，在根本上从碳化硅半导体装置中排除，从而能够提高在高速开关动作时碳化硅半导体装置的安全性。

根据现有的设计思想，栅极焊盘和栅极电极重叠配置。图3a、图3b以及图3c示出具备基于现有的设计思想的构造的碳化硅半导体装置的与图2a、图2b以及图2c对应的平面以及剖面。如图3a、图3b以及图3c所示，以与栅极焊盘151的外周附近重叠的方式配置有栅极电极108，在第二体区域115的第一部分115b、115c、115d与第二部分115a的外缘部分形成有一体的栅极接触部112g。因此，根据该构造，在第二体区域115的第一部分115b、115c、115d以及第二部分115a的任一个中，在第二体区域115的电位上升的情况下，栅极电极108正下方的栅极绝缘膜107被置于第二体区域115与栅极电极108之间产生的相对大的电位差之下，产生栅极绝缘膜107破坏的可能性。即，即使如专利文献1、2所公开的那样设置有抑制栅极绝缘膜的绝缘破坏的构造，只要栅极焊盘与栅极电极重叠，则在构造上存在产生栅极绝缘膜的绝缘破坏的可能性。特别是对于面积大、产生的位移电流大的栅极焊盘151附近，本公开的设计思想是有效的。在这一点上，本公开的碳化硅半导体装置可以说通过与现有不同的想法来抑制栅极绝缘膜的绝缘破坏。

根据本公开的碳化硅半导体装置不限于上述实施方式，可以进行各种改变。例如，活性区域不限于两个，可以是1个，也可以是3个以上。此外，栅极全局布线的数量、位置、形状也不限于上述实施方式。而且，单位单元也可以在第一主面配置成格子状，也可以配置成交错格子状。此外，碳化硅半导体装置还可以具备包围活性区域的一般的终端构造。

本实施方式中的碳化硅半导体装置并不限定于上述的平面构造的纵型misfet，也可以是沟槽构造的纵型misfet。或者，也可以是使用了与碳化硅半导体层不同的导电型的碳化硅基板的绝缘栅双极型晶体管(insulatedgatebipolartransistor：igbt)。

产业上的可利用性

本公开的碳化硅半导体装置能够广泛地应用于各种用途的半导体装置以及具备该半导体装置的逆变器电路等各种驱动装置。例如，能够适用于车载用、产业设备用等的半导体装置。